Verification logic trong thiết kế IC tập trung vào việc gì?
Trả lời:
Đáp án đúng: A
Verification logic (kiểm tra logic) trong thiết kế IC tập trung vào việc đảm bảo rằng mô tả logic của vi mạch (ví dụ: sử dụng ngôn ngữ mô tả phần cứng như Verilog hoặc VHDL) hoạt động chính xác như mong đợi trước khi tiến hành các bước triển khai vật lý tốn kém.
* **A. Kiểm tra mô tả logic của vi mạch:** Đây là đáp án chính xác. Verification logic đảm bảo mô tả logic đáp ứng các yêu cầu kỹ thuật và không có lỗi.
* **B. Tối ưu hoá việc sắp xếp các cấu kiện trên vi mạch:** Việc này thuộc về giai đoạn physical design (thiết kế vật lý) và không phải là mục tiêu của verification logic.
* **C. Chuyển đổi mô tả logic thành mạch logic:** Đây là công việc của logic synthesis (tổng hợp logic), một bước khác trong quy trình thiết kế.
* **D. Kiểm tra vi mạch sau khi hoàn thành:** Đây là post-silicon validation (kiểm tra sau sản xuất), được thực hiện sau khi vi mạch đã được chế tạo.