Hệ thống lọc không khí HEPA (High Efficiency Particulate Air) được sử dụng trong phòng sạch để làm gì?

A. Loại bỏ vi khuẩn

B. Loại bỏ hạt bụi siêu nhỏ

C. Điều chỉnh độ ẩm

D. Tăng cường ánh sáng

Trả lời:

Đáp án đúng: B

Hệ thống lọc không khí HEPA (High Efficiency Particulate Air) được thiết kế đặc biệt để loại bỏ các hạt bụi siêu nhỏ trong không khí. Các bộ lọc HEPA có khả năng giữ lại ít nhất 99,97% các hạt có kích thước từ 0,3 micromet trở lên. Do đó, chúng rất quan trọng trong các phòng sạch, nơi mà việc kiểm soát ô nhiễm hạt bụi là yếu tố then chốt để đảm bảo chất lượng sản phẩm hoặc quy trình.

Câu hỏi trắc nghiệm Đồ án thiết kế vi mạch bán dẫn có đáp án chính xác - Phần 1

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 7:

Quá trình sản xuất wafer bắt đầu từ nguyên liệu gì?

Lời giải:

Đáp án đúng: A

Wafer, hay còn gọi là tấm bán dẫn, là một lát mỏng vật liệu bán dẫn, thường là silic tinh khiết (Si), được sử dụng làm nền cho các vi mạch (IC) và các thiết bị vi điện tử khác. Quá trình sản xuất wafer bắt đầu bằng việc tinh chế silic từ cát hoặc quặng thạch anh, sau đó tạo thành các thỏi silic đơn tinh thể lớn. Các thỏi này sau đó được cắt thành các lát mỏng để tạo thành wafer. Do đó, đáp án đúng là A.

Câu 8:

Trong quá trình sản xuất wafer, công đoạn nào được sử dụng để loại bỏ các vùng không cần thiết trên wafer?

Lời giải:

Đáp án đúng: B

Trong quá trình sản xuất wafer, quá trình khắc (etching) được sử dụng để loại bỏ các vùng vật liệu không mong muốn trên bề mặt wafer. Quá trình này sử dụng các chất hóa học hoặc plasma để ăn mòn các khu vực không được bảo vệ bởi lớp mặt nạ (ví dụ, photoresist), tạo ra các cấu trúc và mạch điện cần thiết trên wafer.

Các lựa chọn khác không đúng vì:

Phủ lớp photoresist: Là công đoạn tạo lớp bảo vệ cho các vùng cần giữ lại trong quá trình khắc.
Phủ lớp bảo vệ: Là một bước chung chung và không đặc trưng cho việc loại bỏ vật liệu cụ thể.
Làm sạch bề mặt: Loại bỏ tạp chất chứ không loại bỏ vật liệu thiết kế.

Câu 9:

Quá trình nào được sử dụng để kiểm tra chất lượng của wafer sau khi hoàn thành sản xuất?

Lời giải:

Đáp án đúng: A

SEM (Scanning Electron Microscope) hay Kính hiển vi điện tử quét là một phương pháp được sử dụng rộng rãi để kiểm tra chất lượng bề mặt của wafer sau khi sản xuất. Nó cho phép quan sát các đặc điểm nhỏ trên bề mặt với độ phân giải cao, giúp phát hiện các khuyết tật, vết nứt, hoặc các vấn đề khác có thể ảnh hưởng đến hiệu suất của wafer. Các phương pháp khác như Diffractometer, X-Ray Machine và Infrared Spectrometer thường được sử dụng cho các mục đích phân tích khác, không tập trung vào kiểm tra chất lượng bề mặt trực tiếp như SEM.

Câu 10:

Quá trình nào sau đây được sử dụng để tạo ra các đường dẫn điện trên wafer?

Lời giải:

Đáp án đúng: A

Đáp án đúng là A. Photolithography.

Giải thích:

Photolithography (Quang khắc): Đây là quá trình sử dụng ánh sáng để chuyển một mẫu hình lên một tấm wafer. Quá trình này bao gồm việc phủ một lớp vật liệu nhạy sáng (photoresist) lên wafer, sau đó chiếu ánh sáng qua một mặt nạ (mask) chứa mẫu hình của mạch điện. Vùng photoresist tiếp xúc với ánh sáng sẽ thay đổi tính chất hóa học, cho phép loại bỏ nó bằng dung dịch hóa chất (developer). Sau đó, các lớp vật liệu bên dưới (ví dụ như kim loại) sẽ được khắc (etch) để tạo thành các đường dẫn điện. Cuối cùng, lớp photoresist còn lại sẽ được loại bỏ.
Chạy ets: Sai chính tả, có lẽ ý là "etching" (khắc). Khắc là một phần của quy trình photolithography, được sử dụng để loại bỏ vật liệu không được bảo vệ bởi lớp photoresist, nhưng nó không phải là toàn bộ quy trình tạo đường dẫn điện.
Phủ lớp bảo vệ: Đây là một bước trong nhiều quy trình sản xuất chất bán dẫn, nhưng không đặc biệt liên quan đến việc tạo ra các đường dẫn điện cụ thể.
Sputtering: Đây là một phương pháp lắng đọng màng mỏng, thường được sử dụng để phủ các lớp vật liệu (ví dụ như kim loại) lên wafer. Tuy nhiên, nó không trực tiếp tạo ra các đường dẫn điện mà cần kết hợp với các quy trình khác như photolithography và khắc.

Câu 11:

Trong thiết kế IC, nguyên lý "Design for Testability (DFT)" nhằm mục đích gì?

Lời giải:

Đáp án đúng: B

Nguyên lý "Design for Testability (DFT)" trong thiết kế IC (Integrated Circuit - Vi mạch tích hợp) tập trung vào việc thiết kế các vi mạch sao cho chúng có thể dễ dàng được kiểm tra và xác định lỗi sau khi sản xuất. Điều này bao gồm việc thêm các cấu trúc kiểm tra vào thiết kế để tăng khả năng quan sát và điều khiển các tín hiệu bên trong vi mạch, giúp việc kiểm tra trở nên hiệu quả hơn. Phương án A: Tối ưu hóa hiệu suất vi mạch không phải là mục tiêu chính của DFT. DFT tập trung vào khả năng kiểm tra, chứ không phải hiệu suất hoạt động. Phương án B: Dễ dàng kiểm tra và xác định lỗi trong vi mạch là mục tiêu cốt lõi của DFT. Phương án C: Giảm tiêu thụ năng lượng của vi mạch không phải là mục tiêu chính của DFT. Mặc dù một số kỹ thuật DFT có thể ảnh hưởng đến năng lượng, nhưng đó không phải là mục tiêu hàng đầu. Phương án D: Tối ưu hóa kích thước của vi mạch không phải là mục tiêu chính của DFT. DFT có thể làm tăng kích thước chip do việc thêm các cấu trúc kiểm tra. Do đó, đáp án đúng là B.

Câu 12:

Trong quá trình thiết kế IC, nguyên lý "RTL (Register Transfer Level)" liên quan đến việc gì?

Lời giải: