Định luật Moore được đề xuất bởi ai?

Định luật Moore, được đặt theo tên của Gordon Moore, đồng sáng lập của Intel, nói rằng số lượng bóng bán dẫn trên một vi mạch tích hợp (chip) sẽ tăng gấp đôi sau mỗi khoảng hai năm. Điều này dẫn đến việc hiệu suất của máy tính tăng lên đáng kể trong khi giá thành giảm xuống. Nhờ đó, việc phát triển máy tính cá nhân (PC) trở nên khả thi, vì chúng có thể trở nên mạnh mẽ hơn, nhỏ gọn hơn và rẻ hơn để người dùng cá nhân có thể mua và sử dụng. Các lựa chọn khác cũng liên quan đến sự phát triển của công nghệ, nhưng Định luật Moore có ảnh hưởng trực tiếp và rõ rệt nhất đến sự phát triển của máy tính cá nhân.

Synthesis trong thiết kế IC (Integrated Circuit - Vi mạch tích hợp) là quá trình chuyển đổi một mô tả mức cao (ví dụ: RTL - Register Transfer Level) của một mạch điện tử thành một sơ đồ mạch (netlist) chứa các cổng logic và các phần tử nhớ. Quá trình này chủ yếu tập trung vào việc hiện thực hóa các mạch số (digital circuits). Vì vậy, đáp án đúng là C. Thiết kế vi mạch kỹ thuật số.

A. Thiết kế vi mạch số: Mặc dù "số" và "kỹ thuật số" có vẻ tương tự, nhưng trong ngữ cảnh này, "kỹ thuật số" được sử dụng phổ biến và chính xác hơn để mô tả các mạch logic và hệ thống sử dụng các giá trị rời rạc (0 và 1).

B. Thiết kế vi mạch tương tự: Synthesis không phải là trọng tâm chính trong thiết kế vi mạch tương tự, nơi các yếu tố như điện áp và dòng điện biến đổi liên tục được xem xét.

D. Thiết kế vi mạch nhớ: Mặc dù vi mạch nhớ có thể chứa các thành phần kỹ thuật số, synthesis không chỉ giới hạn ở thiết kế vi mạch nhớ mà còn áp dụng rộng rãi cho nhiều loại mạch kỹ thuật số khác.

Trong quá trình Synthesis (tổng hợp mạch), mục tiêu là chuyển đổi một mô tả logic (ví dụ: code Verilog hoặc VHDL) thành một thiết kế mạch vật lý có thể triển khai được. Công cụ **Synthesis tool** (công cụ tổng hợp) thực hiện nhiệm vụ này một cách tự động. Nó lấy mô tả logic làm đầu vào và tạo ra một netlist, mô tả các cổng logic và kết nối giữa chúng, sẵn sàng cho quá trình đặt và định tuyến (place and route) để tạo ra mạch tích hợp thực tế.

Các lựa chọn khác không phù hợp vì những lý do sau:

• Simulator: Được sử dụng để mô phỏng và kiểm tra chức năng của thiết kế, không chuyển đổi thiết kế thành mạch vật lý.
• Verilog: Là một ngôn ngữ mô tả phần cứng (HDL), được sử dụng để viết mô tả logic, nhưng không tự động chuyển đổi thành mạch vật lý.
• Layout tool: Được sử dụng sau quá trình synthesis để đặt các phần tử mạch và định tuyến kết nối giữa chúng trên chip, không thực hiện chuyển đổi logic sang mạch vật lý.