Mạch ổn áp luôn có điện áp ngõ ra:

IC đóng gói kiểu DIP (Dual In-line Package) là một loại vỏ đóng gói linh kiện điện tử có hai hàng chân song song nhau. Các chân này thường được cắm vào ổ cắm hoặc hàn trực tiếp lên bảng mạch in (PCB).

* Phương án 1: Có ba chân thẳng hàng - Sai, DIP có hai hàng chân, không phải ba chân thẳng hàng.
* Phương án 2: Có hai hàng chân - Đúng, đây là đặc điểm chính của gói DIP.
* Phương án 3: Có một hàng chân - Sai, IC có một hàng chân thường là loại khác.
* Phương án 4: Có 4 hàng chân - Sai, IC có 4 hàng chân thường là loại QFP hoặc các loại khác.

Ký tự 'I' trong mã TL081I thường biểu thị rằng IC này được sản xuất cho cấp công nghiệp (Industrial grade). Các cấp khác nhau thường được phân biệt bằng các ký tự khác nhau và phạm vi nhiệt độ hoạt động mà chúng có thể chịu được. Cấp thương mại thường không được biểu thị rõ ràng bằng một ký tự cụ thể trong mã, cấp quân sự thường có các ký tự đặc biệt và yêu cầu các quy trình kiểm tra nghiêm ngặt hơn.

Mạch khuếch đại (KĐ) là một thành phần điện tử cơ bản được sử dụng rộng rãi trong nhiều ứng dụng khác nhau.
- Trong hệ thống âm thanh (audio), mạch KĐ được dùng để tăng cường tín hiệu âm thanh từ micro hoặc các nguồn khác để phát ra loa.
- Trong các bộ thu radio và TV, mạch KĐ có vai trò khuếch đại tín hiệu yếu từ anten để có thể xử lý và hiển thị.
- Trong thiết bị đo lường, mạch KĐ giúp tăng độ nhạy của thiết bị, cho phép đo các tín hiệu nhỏ một cách chính xác. Do đó, đáp án "Cả 3 câu đúng" là chính xác nhất vì mạch KĐ được sử dụng trong tất cả các lĩnh vực trên.

Đáp án đúng: A. Độ lợi giảm khi tần số tăng

Giải thích: Trong mạch khuếch đại dùng Op-amp, khi tần số tín hiệu tăng, do giới hạn băng thông và đặc tính tần số của Op-amp, độ lợi (gain) có xu hướng giảm.

Để tính độ lợi dòng (current gain) của mạch khuếch đại mắc kiểu cực phát chung (CE) này, chúng ta cần thực hiện các bước phân tích DC và AC.

1. Phân tích DC (Xác định điểm phân cực và re'):
* Tính điện áp Thevenin tại cực nền (Base):
V_Th = Vcc * R2 / (R1 + R2) = 12V * 3.9kΩ / (39kΩ + 3.9kΩ) = 12V * 3.9 / 42.9 ≈ 1.091 V
* Tính điện trở Thevenin tại cực nền:
R_Th = R1 || R2 = (39kΩ * 3.9kΩ) / (39kΩ + 3.9kΩ) ≈ 3.545 kΩ
* Tính dòng điện cực nền (Base current - Ib):
Giả sử VBE = 0.7V và β (hệ số khuếch đại dòng) = 100 (giá trị điển hình nếu không cho).
Vì tụ Cb mắc song song với Re, nên Re sẽ bị bypass hoàn toàn đối với tín hiệu AC. Tuy nhiên, Re vẫn ảnh hưởng đến điểm phân cực DC.
Áp dụng KVL cho vòng Base-Emitter:
V_Th - Ib * R_Th - VBE - Ie * Re = 0
Vì Ie = (β + 1) * Ib:
V_Th - Ib * R_Th - VBE - (β + 1) * Ib * Re = 0
Ib = (V_Th - VBE) / (R_Th + (β + 1) * Re)
Ib = (1.091V - 0.7V) / (3.545kΩ + (100 + 1) * 1kΩ) = 0.391V / (3.545kΩ + 101kΩ) = 0.391V / 104.545kΩ ≈ 3.74 μA
* Tính dòng điện cực phát (Emitter current - Ie):
Ie = (β + 1) * Ib = 101 * 3.74 μA ≈ 377.74 μA ≈ 0.378 mA
* Tính điện trở động cực phát (re'):
re' = VT / Ie (với VT là điện áp nhiệt, khoảng 25mV ở nhiệt độ phòng)
re' = 25mV / 0.378mA ≈ 66.14 Ω

2. Phân tích AC (Tính độ lợi dòng):
Độ lợi dòng (Ai) có thể được định nghĩa theo nhiều cách khác nhau tùy thuộc vào ngữ cảnh. Trong một số trường hợp, nếu không có nguồn cấp dòng đầu vào cụ thể, độ lợi dòng được tính từ dòng điện cực nền (Ib) đến dòng điện tải (IL).

* Tính điện trở tải AC tại cực góp (Collector):
Rc_ac = Rc || RL = (3.3kΩ * 10kΩ) / (3.3kΩ + 10kΩ) = 33 / 13.3 ≈ 2.481 kΩ

* Định nghĩa độ lợi dòng từ dòng nền đến dòng tải (Ai_base_to_load = IL / Ib):
Dòng điện qua cực góp Ic = β * Ib. Dòng điện này chia giữa Rc và RL.
Dòng điện qua tải IL = Ic * (Rc / (Rc + RL)) = (β * Ib) * (Rc / (Rc + RL))
Vậy, độ lợi dòng từ nền đến tải là: Ai = IL / Ib = β * (Rc / (Rc + RL))

Sử dụng β = 100 (giả định ban đầu):
Ai = 100 * (3.3kΩ / (3.3kΩ + 10kΩ)) = 100 * (3.3 / 13.3) = 100 * 0.2481 ≈ 24.81
Giá trị này không khớp với bất kỳ đáp án nào.

* Định nghĩa độ lợi dòng tổng thể (Ai_overall = IL / Iin, với Iin là dòng điện vào toàn bộ tầng khuếch đại):
Điện trở vào của tầng khuếch đại (Zin) = R_Th || (β * re')
β * re' = 100 * 66.14Ω = 6.614 kΩ
Zin = 3.545kΩ || 6.614kΩ = (3.545 * 6.614) / (3.545 + 6.614) ≈ 2.309 kΩ
Độ lợi điện áp (Av) = - Rc_ac / re' = - 2.481kΩ / 66.14Ω ≈ -37.51
Độ lợi dòng tổng thể Ai_overall = Av * (Zin / RL) = -37.51 * (2.309kΩ / 10kΩ) = -37.51 * 0.2309 ≈ -8.65
Giá trị tuyệt đối là 8.65. Giá trị này cũng không khớp với bất kỳ đáp án nào.

3. Đánh giá lại với các lựa chọn đáp án:
Vì các giá trị tính toán chuẩn không khớp với các đáp án, có khả năng hệ số β (beta) của transistor được sử dụng khác với giá trị giả định (β=100) hoặc câu hỏi mong đợi một định nghĩa độ lợi dòng cụ thể.

Nếu ta giả định "Độ lợi dòng" chỉ đề cập đến độ lợi dòng từ dòng điện cực nền (Ib) đến dòng điện tải (IL), tức là Ai = β * (Rc / (Rc + RL)), và kiểm tra xem β cần thiết để khớp với một trong các đáp án:
Ai = β * (3.3kΩ / (3.3kΩ + 10kΩ)) = β * (3.3 / 13.3) ≈ β * 0.24812

* Nếu Ai = 15.8 => β = 15.8 / 0.24812 ≈ 63.6
* Nếu Ai = 350.7 => β = 350.7 / 0.24812 ≈ 1413
* Nếu Ai = 2.38 => β = 2.38 / 0.24812 ≈ 9.6
* Nếu Ai = 73.24 => β = 73.24 / 0.24812 ≈ 295.2

Trong các giá trị β này, β ≈ 295.2 là một giá trị có thể có cho một số loại transistor, mặc dù cao hơn β=100 điển hình. Nếu bài toán có ý định sử dụng một giá trị β ẩn để khớp với đáp án, thì β ≈ 295.2 sẽ dẫn đến đáp án 73.24.

Kết luận:
Để câu trả lời khớp với một trong các lựa chọn, chúng ta phải giả định rằng:
1. "Độ lợi dòng" được hiểu là độ lợi dòng từ cực nền (Ib) đến tải (IL), bỏ qua sự chia dòng tại đầu vào do R1, R2. Tức là Ai = β * (Rc / (Rc + RL)).
2. Hệ số khuếch đại dòng β của transistor là xấp xỉ 295.2.

Với giả định này:
Độ lợi dòng = 295.2 * (3.3kΩ / (3.3kΩ + 10kΩ)) = 295.2 * (3.3 / 13.3) ≈ 295.2 * 0.24812 ≈ 73.24.

Đáp án gần nhất và có thể suy luận được từ một giá trị β hợp lý (nếu không cho) là 73.24.

Lưu ý: Nếu sử dụng định nghĩa độ lợi dòng tổng thể (Ai = Av * Zin / RL) và β = 295.2, kết quả là khoảng 11.46, không phải 73.24. Do đó, việc chọn đáp án 73.24 đòi hỏi việc sử dụng định nghĩa độ lợi dòng cụ thể là từ nền đến tải và một giá trị β ẩn là ~295.2.