Với 24 đường địa chỉ vi xử lý trung tâm có thể quản lý được bộ nhớ vật lý với dung lượng tối đa là:

A. 24MB

B. 24KB

C. 242 Bytes

D. 224 Bytes

Trả lời:

Đáp án đúng: A

Với 24 đường địa chỉ, vi xử lý có thể quản lý 2^24 byte bộ nhớ. 2^24 bytes = 2^4 * 2^20 bytes = 16 MB. Vì không có đáp án nào đúng, nên ta xem xét lại các đáp án. Có lẽ có sự nhầm lẫn trong đề bài, có thể đáp án D đúng. 2^24 = 16777216 Bytes = 2^4 * 2^20 Bytes = 16MB. Nếu đáp án D là 2^24 Bytes thì đáp án D đúng và bằng 16MB. Tuy nhiên, đáp án D ghi là 224 Bytes nên không đúng. Vì vậy không có đáp án nào đúng.

450+ câu hỏi trắc nghiệm Kiến trúc máy tính phân tích và giải thích đáp án - Phần 1

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 26:

Trong chế độ thực 2 ô nhớ có địa chỉ logic 3000h và 3001h là 2 ô nhớ

Lời giải:

Đáp án đúng: B

Trong chế độ thực, địa chỉ logic được chuyển đổi thành địa chỉ vật lý bằng cách sử dụng segment và offset. Hai ô nhớ có địa chỉ logic 3000h và 3001h có offset liên tiếp nhau. Do đó, nếu chúng thuộc cùng một segment, địa chỉ vật lý của chúng sẽ liền kề nhau. Vì vậy, phương án A là đúng.

Các phương án khác:
- B sai vì hai ô nhớ có offset khác nhau nên không thể có cùng địa chỉ vật lý trừ khi offset bằng 0, trường hợp này không được đề cập trong câu hỏi.
- C sai vì hai ô nhớ có địa chỉ logic liên tiếp không nhất thiết phải thuộc hai đoạn nhớ khác nhau. Chúng có thể thuộc cùng một đoạn nhớ.
- D sai vì sai khác 10h chỉ xảy ra nếu hai ô nhớ nằm trên hai đoạn nhớ khác nhau có địa chỉ bắt đầu sai khác 10h và offset đều bằng 0.

Câu 27:

Giả sử CPU có 24 bits địa chỉ và bộ mô tả đoạn nhớ trong chế độ bảo vệ có giá trị XXXX789100006000h thì địa chỉ nền của đoạn nhớ sẽ là

Lời giải:

Đáp án đúng: B

Địa chỉ nền của đoạn nhớ trong chế độ bảo vệ được lấy từ các bit 31:12 của bộ mô tả đoạn nhớ. Trong giá trị XXXX789100006000h, phần quan trọng là 789100006000h. Ta cần trích xuất các bit 31:12, tức là phần 789100h. Do đó, địa chỉ nền của đoạn nhớ là 789100h.

Câu 28:

Khi CPU thực hiện lệnh theo kỹ thuật song song mức lệnh thì cách viết lệnh nào sau đây là hợp lý hơn

Lời giải:

Đáp án đúng: B

Kỹ thuật song song mức lệnh (Instruction-Level Parallelism - ILP) cho phép CPU thực hiện nhiều lệnh cùng một lúc. Để tận dụng ILP, các lệnh cần độc lập với nhau, tức là kết quả của lệnh này không phụ thuộc vào kết quả của lệnh khác.

Phương án A: `a:= x + 10; b:=a + 10;` - Lệnh `b:=a + 10` phụ thuộc vào kết quả của lệnh `a:= x + 10`, nên không thể thực hiện song song.

Phương án B: `a:= x + 10; b:=x + 20;` - Hai lệnh này hoàn toàn độc lập, không có sự phụ thuộc dữ liệu nào, nên có thể thực hiện song song.

Phương án C: `b:= x + 20; a:=b -10;` - Lệnh `a:=b - 10` phụ thuộc vào kết quả của lệnh `b:= x + 20`, nên không thể thực hiện song song.

Do đó, phương án B là hợp lý nhất để thực hiện theo kỹ thuật song song mức lệnh.

Câu 29:

Cấu trúc một khối Cache gồm các phần

Lời giải:

Đáp án đúng: A

Cấu trúc một khối cache bao gồm ba thành phần chính: số hiệu thẻ (tag), bit cờ (flag bit, thường ký hiệu là F), và khối dữ liệu (data block). Số hiệu thẻ dùng để xác định khối dữ liệu này tương ứng với vùng nhớ nào trong bộ nhớ chính. Bit cờ F cho biết khối dữ liệu trong cache có hợp lệ (valid) hay không. Khối dữ liệu chứa bản sao của dữ liệu từ bộ nhớ chính. Do đó, đáp án A là chính xác.

Câu 30:

Khẳng định nào sau đây là đúng

Lời giải:

Đáp án đúng: D

Cache là bộ nhớ truy cập nhanh, được sử dụng để lưu trữ dữ liệu mà CPU có khả năng cần đến trong tương lai gần. Do đó, tốc độ truy cập dữ liệu vào Cache nhanh hơn nhiều so với DRAM (Dynamic Random-Access Memory). Tốc độ truy cập vào các thanh ghi của CPU còn nhanh hơn Cache. DRAM nhanh hơn bộ nhớ thứ cấp (ví dụ: ổ cứng). Vì vậy, đáp án đúng là B.

Câu 31:

Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển bộ nhớ sẽ dùng

Lời giải: