Khẳng định nào sau đây là đúng

A. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache

B. Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của CPU

C. Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau

D. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp

Trả lời:

Đáp án đúng: D

Cache là bộ nhớ truy cập nhanh, được sử dụng để lưu trữ dữ liệu mà CPU có khả năng cần đến trong tương lai gần. Do đó, tốc độ truy cập dữ liệu vào Cache nhanh hơn nhiều so với DRAM (Dynamic Random-Access Memory). Tốc độ truy cập vào các thanh ghi của CPU còn nhanh hơn Cache. DRAM nhanh hơn bộ nhớ thứ cấp (ví dụ: ổ cứng). Vì vậy, đáp án đúng là B.

450+ câu hỏi trắc nghiệm Kiến trúc máy tính phân tích và giải thích đáp án - Phần 1

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 31:

Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển bộ nhớ sẽ dùng

Lời giải:

Đáp án đúng: A

Bộ nhớ cache có 8 khối, nghĩa là cần 3 bit (2^3 = 8) để đánh địa chỉ một khối cụ thể trong cache. Bus địa chỉ có 32 bit, và 3 bit được dùng để chọn khối cache, vậy số bit còn lại (32 - 3 = 29) được dùng để xác định số hiệu thẻ (tag) của khối cache cần truy nhập.

Câu 32:

Trong hệ thống ngắt cứng ở chế độ ưu tiên cố định thì:

Lời giải:

Đáp án đúng: A

Trong hệ thống ngắt cứng với chế độ ưu tiên cố định, các yêu cầu ngắt (IRQ) được gán mức ưu tiên khác nhau. Thông thường, IRQ0 có mức ưu tiên cao nhất, và mức ưu tiên giảm dần khi số IRQ tăng lên. Vì vậy, đáp án A là chính xác.

Câu 33:

Trong hệ thống ngắt cứng, biết yêu cầu ngắt của thiết bị UART 8250/16450 tương ứng với tín hiệu IRQ4 của PIC 8259 "chủ", để cấm IRQ4 kích hoạt hệ thống ngắt cứng thì:

Lời giải:

Đáp án đúng: B

Để cấm (mặt nạ) một yêu cầu ngắt cứng cụ thể trong PIC 8259, ta cần đặt bit tương ứng với yêu cầu ngắt đó trong thanh ghi mặt nạ ngắt (Interrupt Mask Register - IMR) lên 1. Trong trường hợp này, UART 8250/16450 sử dụng IRQ4. Do đó, để cấm IRQ4, ta cần đặt bit D4 của thanh ghi mặt nạ ngắt lên 1. Các bit còn lại không ảnh hưởng đến việc cấm ngắt IRQ4, nên không cần thiết phải đặt chúng bằng 0 hoặc 1.

Câu 34:

Trong hệ thống ngắt cứng, biết yêu cầu ngắt của bàn phím tương ứng với tín hiệu IRQ4, vậy để cho phép hệ thống bàn phím và cấm các yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng thì giá trị trong thanh ghi mặt nạ ngắt IMR của PIC số 1 là:

Lời giải:

Đáp án đúng: D

Trong hệ thống ngắt cứng sử dụng PIC (Programmable Interrupt Controller), thanh ghi mặt nạ ngắt (IMR) được sử dụng để cho phép hoặc cấm các ngắt cụ thể. Mỗi bit trong IMR tương ứng với một đường IRQ. Nếu một bit được đặt là 1, ngắt tương ứng bị cấm (masked). Nếu một bit được đặt là 0, ngắt tương ứng được cho phép.

Câu hỏi cho biết bàn phím tương ứng với IRQ4. Để cho phép ngắt bàn phím (IRQ4) và cấm tất cả các ngắt khác, ta cần đặt bit thứ 4 (tính từ 0) là 0 và tất cả các bit còn lại là 1.

Như vậy, giá trị nhị phân sẽ là 11110111. Chuyển sang hệ thập lục phân, ta có F7h.

Câu 35:

Giả sử trong UART #1(có địa chỉ 3F8h), nội dung của thanh ghi LCR(line control register). Thì thanh ghi có địa chỉ 3F8h chứa:

Lời giải:

Đáp án đúng: D

Thanh ghi LCR (Line Control Register) trong UART được sử dụng để cấu hình các thiết lập cho cổng nối tiếp, bao gồm số bit dữ liệu, số bit dừng, và tính chẵn lẻ. Khi bit DLAB (Divisor Latch Access Bit) trong LCR được đặt lên 1, thanh ghi địa chỉ 3F8h sẽ chứa byte thấp của hệ số chia tốc độ truyền (baud rate divisor). Khi DLAB bằng 0, 3F8h chứa dữ liệu. Câu hỏi không nói rõ DLAB có được set hay không, nhưng theo cách hỏi, nó ám chỉ việc truy cập divisor latch.

Câu 36:

Khi sử dụng máy tính để ghép nối điều khiển mô hình đèn giao thông ta sử dụng phương pháp vào/ra sau là hợp lý:

Lời giải: