Các lệnh rẽ nhánh có điều kiện sẽ sử dụng điều kiện chứa tại đâu?

Các bit trạng thái của thanh ghi cờ

Các bit điều khiển chế độ của thanh ghi cờ

Toàn bộ các bit của thanh ghi cờ

Các bit chứa trong mã lệnh

Trả lời:

Đáp án đúng: A

Các lệnh rẽ nhánh có điều kiện kiểm tra các bit trạng thái (status bits) của thanh ghi cờ (flag register) để xác định luồng thực thi tiếp theo của chương trình. Các bit trạng thái này phản ánh kết quả của các phép toán số học hoặc logic đã thực hiện trước đó (ví dụ: bit Zero, bit Carry, bit Overflow, bit Sign). Dựa vào trạng thái của các bit này, lệnh rẽ nhánh sẽ quyết định có nhảy đến một địa chỉ khác hay tiếp tục thực hiện lệnh kế tiếp.

100+ câu hỏi trắc nghiệm Kĩ thuật vi xử lý có lời giải chi tiết - Phần 1

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 33:

Các yếu tố khác nhau giữa các CPU RISC và CISC là:

Lời giải:

Đáp án đúng: D

CPU RISC (Reduced Instruction Set Computing) và CISC (Complex Instruction Set Computing) khác nhau ở nhiều khía cạnh quan trọng, bao gồm:

* Số lượng lệnh: RISC có số lượng lệnh ít hơn so với CISC. CISC có thể có hàng trăm lệnh phức tạp, trong khi RISC tập trung vào một tập hợp nhỏ các lệnh đơn giản và hiệu quả.
* Thời gian thực hiện các loại lệnh: Do tính chất đơn giản của các lệnh RISC, thời gian thực hiện các lệnh này thường ngắn hơn so với các lệnh phức tạp của CISC. RISC thường thực hiện mỗi lệnh trong một chu kỳ xung nhịp, trong khi CISC có thể mất nhiều chu kỳ.
* Số lượng thanh ghi: RISC thường có số lượng thanh ghi lớn hơn CISC. Điều này giúp giảm số lần truy cập bộ nhớ, vì dữ liệu có thể được lưu trữ trong thanh ghi thay vì phải truy xuất từ bộ nhớ.

Vì vậy, phương án D (Cả ba câu kia đều đúng) là đáp án chính xác nhất.

Câu 34:

Các ngoại lệ SWI và Reset sẽ làm ARM chuyển qua hoạt động ở chế độ:

Lời giải:

Đáp án đúng: B

Khi xảy ra các ngoại lệ như SWI (Software Interrupt) và Reset, bộ xử lý ARM sẽ chuyển sang hoạt động ở chế độ Supervisor. Chế độ Supervisor là một chế độ đặc quyền, cho phép hệ điều hành thực hiện các tác vụ quan trọng như quản lý tài nguyên và xử lý các yêu cầu từ người dùng. Các chế độ khác như User, System và Abort được sử dụng cho các mục đích khác nhau.

User: Chế độ người dùng thông thường.
Supervisor: Chế độ đặc quyền cho hệ điều hành.
System: Chế độ hệ thống, tương tự như User nhưng có một số đặc quyền.
Abort: Chế độ xử lý lỗi khi có truy cập bộ nhớ không hợp lệ.

Câu 35:

IRQ và FIQ là các ngắt xảy ra khi:

Lời giải:

Đáp án đúng: A

IRQ (Interrupt Request) và FIQ (Fast Interrupt Request) là các loại ngắt phần cứng. Chúng xảy ra khi có tín hiệu phần cứng được gửi đến các chân yêu cầu ngắt tương ứng của bộ vi xử lý. Các lệnh phần mềm có thể kích hoạt ngắt, nhưng thường là các ngắt khác (ví dụ: ngắt SVC - Supervisor Call). Việc chuyển đổi chế độ hoạt động cũng có thể liên quan đến ngắt, nhưng không trực tiếp gây ra ngắt IRQ hoặc FIQ. Do đó, đáp án A là chính xác nhất.

Câu 36:

Bit N trong thanh ghi CPSR của ARM7TDMI sẽ được lập khi:

Lời giải:

Đáp án đúng: A

Trong kiến trúc ARM7TDMI, bit N (Negative) trong thanh ghi CPSR (Current Program Status Register) được thiết lập (set) khi kết quả của một phép toán số học là một số âm, tức là nhỏ hơn 0. Các trường hợp còn lại không ảnh hưởng trực tiếp đến bit N.

Câu 37:

Bit C trong thanh ghi CPSR của ARM7TDMI sẽ được lập khi:

Lời giải:

Đáp án đúng: D

Bit C (Carry flag) trong thanh ghi CPSR (Current Program Status Register) của ARM7TDMI được thiết lập (lên 1) khi kết quả của một lệnh cộng bị tràn (carry out) khỏi thanh ghi đích. Nó cũng được thiết lập khi một lệnh trừ cần một số mượn (borrow). Vì vậy, cả A và B đều đúng. Không có thông tin về việc lệnh nhân cần mở rộng ra ngoài thanh ghi sẽ set bit C. Vậy đáp án đúng nhất là D.

Câu 38:

Trong chế độ giám sát (SVC) của ARM7 có thể:

Lời giải: