Chế độ Abort sẽ xảy ra khi:

Khi một ngắt (interrupt) hoặc ngoại lệ (exception) xảy ra trong hệ thống ARM, trạng thái của bộ xử lý (bao gồm giá trị của thanh ghi PC - Program Counter) được lưu vào thanh ghi SPSR (Saved Program Status Register) tương ứng với chế độ hoạt động hiện tại. Khi hoàn thành ISR (Interrupt Service Routine) của ngoại lệ và quay trở lại chương trình chính, giá trị của thanh ghi PC sẽ được khôi phục từ thanh ghi SPSR tương ứng. Thanh ghi LR (Link Register) chứa địa chỉ trở về, nhưng nó thường được lưu vào stack trước khi ISR bắt đầu và phục hồi từ stack sau khi ISR kết thúc. Trong trường hợp quay về trực tiếp từ ngoại lệ, SPSR chứa bản sao của CPSR (Current Program Status Register) trước khi ngoại lệ xảy ra, bao gồm cả địa chỉ trở về được sử dụng để khôi phục PC.

BIU (Bus Interface Unit) là khối giao tiếp bus, có nhiệm vụ quản lý việc truy xuất bộ nhớ và các thiết bị ngoại vi thông qua hệ thống bus. Các khối chức năng số có thể có trong một BIU bao gồm:

* Đệm hai chiều cho bus dữ liệu: Cho phép dữ liệu được truyền theo cả hai hướng giữa CPU và bộ nhớ/thiết bị ngoại vi.
* Đệm một chiều cho bus địa chỉ: Đệm này cho phép CPU xác định địa chỉ bộ nhớ hoặc thiết bị ngoại vi cần truy xuất.
* Mạch định thời cho các tín hiệu điều khiển: Tạo ra các tín hiệu điều khiển cần thiết để đồng bộ hóa các hoạt động trên bus.

Vì cả ba chức năng trên đều có thể có trong một BIU, nên đáp án D là đáp án chính xác.

Hàng đợi lệnh (Instruction Queue) cho phép CPU lấy nhiều lệnh hơn một cách đồng thời và lưu trữ chúng trong một hàng đợi. Điều này cho phép CPU thực hiện lệnh tiếp theo mà không cần phải chờ đợi quá trình tìm nạp lệnh hoàn tất, do đó CPU có thể thực hiện hai tác vụ lấy lệnh và thực hiện lệnh tại cùng một thời điểm. Điều này giúp tăng tốc độ thực hiện chương trình.

Giải mã lệnh là quá trình chuyển đổi một lệnh từ dạng biểu diễn ban đầu (thường là mã máy) sang một dạng mà CPU có thể hiểu và thực thi được. Mục đích chính của việc giải mã lệnh là để CPU có thể xác định được thao tác cần thực hiện, các toán hạng liên quan và các tín hiệu điều khiển cần thiết để điều khiển các bộ phận khác của CPU (như ALU, bộ nhớ, thanh ghi...) thực hiện lệnh đó.

Phương án A là chính xác nhất vì nó thể hiện đúng mục đích của việc giải mã lệnh: mã lệnh sau khi giải mã sẽ cung cấp các tín hiệu điều khiển chi tiết để các khối mạch trong CPU hoạt động một cách đồng bộ và chính xác để thực hiện lệnh. Các phương án còn lại không hoàn toàn đúng hoặc không phải là mục đích chính của việc giải mã lệnh:

- B: Bảo mật mã lệnh không phải là mục đích của giải mã lệnh.
- C: Giải mã lệnh không trực tiếp làm cho việc thực hiện lệnh nhanh hơn. Tốc độ thực hiện lệnh phụ thuộc vào nhiều yếu tố khác, bao gồm cả kiến trúc CPU và tốc độ xung nhịp.
- D: Vì B và C không đúng, nên D cũng không đúng.

Mã điều kiện PL (Parity Flag) được đặt (PL = 1) khi kết quả của một phép toán có số lượng bit 1 là số chẵn. Điều này không trực tiếp liên quan đến các cờ NF (Negative Flag), ZF (Zero Flag) hoặc VF (Overflow Flag) như trong các phương án A, B, C và D. Do đó, không có đáp án đúng trong các lựa chọn đã cho.