Với 24 đường địa chỉ vi xử lý trung tâm có thể quản lý được bộ nhớ vật lý với dung lượng tối đa là:

Bus địa chỉ (Address Bus) được CPU sử dụng để chỉ định địa chỉ bộ nhớ hoặc địa chỉ của một thiết bị ngoại vi mà CPU muốn truy xuất. CPU sẽ đặt địa chỉ này lên bus địa chỉ, và bộ nhớ hoặc thiết bị tương ứng sẽ nhận biết được và phản hồi lại. Vì vậy, bus địa chỉ truyền tín hiệu địa chỉ từ CPU đến bộ nhớ và các thiết bị vào/ra.

Phép tính 10012 – 10112 tương đương với 9 - 11 trong hệ thập phân, kết quả là -2.

* CF (Carry Flag): Cờ nhớ được thiết lập khi có một phép mượn (borrow) xảy ra trong phép trừ. Trong trường hợp này, vì 9 nhỏ hơn 11, nên cần phải mượn, do đó CF được thiết lập.
* AF (Auxiliary Carry Flag): Cờ nhớ phụ được thiết lập nếu có một phép mượn từ nibble thấp (4 bit thấp) sang nibble cao trong phép trừ. Trong trường hợp này, phép trừ không gây ra mượn giữa các nibble, nên AF không bị ảnh hưởng.
* SF (Sign Flag): Cờ dấu được thiết lập bằng bit dấu của kết quả. Vì kết quả là -2, nên SF sẽ được thiết lập.
* ZF (Zero Flag): Cờ không được thiết lập nếu kết quả khác không. Vì kết quả là -2, nên ZF sẽ không được thiết lập.

Vì vậy, phép tính này sẽ tác động đến cờ CF (do cần mượn khi thực hiện phép trừ) và cờ SF (do kết quả âm).
Trong các đáp án, chỉ có CF là phù hợp nhất vì nó chắc chắn bị ảnh hưởng do phép mượn.

Cache có 8 khối, vậy cần \(log_2(8) = 3\) bit để xác định vị trí của một khối trong cache. Địa chỉ bộ nhớ 24 bit được chia thành các phần: tag, index (vị trí khối cache), và offset (vị trí trong khối). Trong trường hợp này, 3 bit được sử dụng để đánh index vào cache, xác định vị trí khối cache. Do đó, đáp án C là chính xác.

Tỷ lệ quy chiếu "trúng" cache (cache hit ratio) thể hiện xác suất dữ liệu cần thiết được tìm thấy trong bộ nhớ cache. Tỷ lệ này cao hay thấp phụ thuộc vào nhiều yếu tố, trong đó dung lượng của cache là một yếu tố quan trọng. Nếu dung lượng cache lớn hơn, khả năng chứa được nhiều dữ liệu hơn, từ đó tăng khả năng tìm thấy dữ liệu cần thiết trong cache.

Các yếu tố khác cũng ảnh hưởng đến tỷ lệ "trúng" cache bao gồm: thuật toán thay thế cache (ví dụ: LRU, FIFO), cách chương trình truy cập dữ liệu (tính cục bộ về không gian và thời gian), và kích thước khối cache.

* A. Dung lượng của cache: Dung lượng cache càng lớn, khả năng chứa dữ liệu càng nhiều, do đó tỷ lệ trúng cache càng cao. Đây là đáp án chính xác.
* B. Tỷ lệ dung lượng của cache so với dung lượng của DRAM: Mặc dù tỷ lệ này có ảnh hưởng đến hiệu năng tổng thể của hệ thống, nhưng nó không trực tiếp quyết định tỷ lệ trúng cache. Tỷ lệ trúng cache phụ thuộc vào dữ liệu thực tế được lưu trữ trong cache, không chỉ là kích thước tương đối so với DRAM.
* C. Thuật toán nạp dữ liệu vào cache của hệ điều hành: Thuật toán nạp dữ liệu (ví dụ: prefetching) có thể ảnh hưởng đến tỷ lệ trúng cache, nhưng dung lượng cache vẫn là yếu tố cơ bản quyết định khả năng lưu trữ dữ liệu.
* D. Tỷ lệ giữa dung lượng của cache và tổng dung lượng các thanh ghi: Thanh ghi là bộ nhớ cực nhanh và nhỏ, được CPU sử dụng để lưu trữ dữ liệu và lệnh đang được xử lý. Tỷ lệ này không liên quan trực tiếp đến tỷ lệ trúng cache.

Vậy, đáp án đúng nhất là A.

Trong cấu trúc phần cứng của hệ thống vào/ra dữ liệu, thiết bị ngoại vi không thể kết nối trực tiếp vào hệ thống bus vì sự khác biệt về giao thức, tốc độ và định dạng dữ liệu. Thay vào đó, chúng kết nối thông qua một thiết bị giao diện (interface). Thiết bị giao diện này đóng vai trò trung gian, chuyển đổi tín hiệu và dữ liệu giữa thiết bị ngoại vi và hệ thống bus, đảm bảo sự tương thích và hoạt động ổn định. Trong một số trường hợp, thiết bị giao diện có thể tích hợp vào chính thiết bị ngoại vi, làm cho nó trở nên không cần thiết như một thành phần riêng biệt.