Trong chế độ thực địa chỉ vật lý của ô nhớ trong bộ nhớ vật lý được xác định từ địa chỉ logic như sau

Khả năng quản lý bộ nhớ vật lý của CPU (Central Processing Unit - Bộ xử lý trung tâm) phụ thuộc vào số lượng đường địa chỉ (address bus). Số lượng đường địa chỉ xác định không gian địa chỉ mà CPU có thể truy cập. Ví dụ, nếu CPU có 32 đường địa chỉ, nó có thể truy cập 2^32 byte (4GB) bộ nhớ. Số lượng đường dữ liệu (data bus) ảnh hưởng đến lượng dữ liệu có thể được truyền trong một chu kỳ, nhưng không trực tiếp giới hạn khả năng quản lý bộ nhớ vật lý.

* A. Số đường bus địa chỉ: Đúng. Số đường bus địa chỉ quyết định không gian địa chỉ tối đa mà CPU có thể quản lý.
* B. Số đường bus dữ liệu: Sai. Số đường bus dữ liệu ảnh hưởng đến tốc độ truyền dữ liệu, không phải khả năng quản lý bộ nhớ.
* C. Các đường địa chỉ và đường dữ liệu: Sai. Chỉ đường địa chỉ có vai trò quyết định khả năng quản lý bộ nhớ vật lý.
* D. Số lượng đường địa chỉ và đường dữ liệu: Sai. Tương tự như trên, chỉ đường địa chỉ quan trọng trong việc này.

ROM (Read-Only Memory) là bộ nhớ chỉ đọc, dữ liệu được ghi vào ROM thường là cố định và không thay đổi trong quá trình sử dụng. Vì vậy, việc đọc dữ liệu từ ROM không cần nguồn nuôi để duy trì dữ liệu như RAM.

* Đáp án A sai vì thời gian truy xuất dữ liệu từ RAM nhanh hơn ROM.
* Đáp án B sai vì người lập trình không thể thay đổi nội dung bộ nhớ ROM một cách dễ dàng qua chương trình thông thường.
* Đáp án D sai vì tốc độ đọc dữ liệu từ ROM chậm hơn RAM.

Số bit dành cho số hiệu thẻ (tag) trong cache được tính như sau:

* Tổng số bit địa chỉ: 24 bits
* Số khối cache: 8 = 2^3. Vậy số bit để định địa chỉ cho một khối (số dòng) là 3 bits.
* Số bit cho offset trong khối: Vì đề bài không cho kích thước khối (block size) nên ta không thể tính offset. Tuy nhiên, câu hỏi yêu cầu tìm số bit cho "số hiệu thẻ", tức là phần còn lại của địa chỉ sau khi đã trừ đi số bit của dòng (index) và offset.

Trong trường hợp này, vì ta chưa biết offset, ta tạm thời bỏ qua nó, và số bit lớn nhất có thể có cho tag là 24 (tổng số bits địa chỉ) - 3 (số bits của index/dòng) = 21 bits.
Do đó, đáp án đúng là 21 bits.

Trên sơ đồ ghép tầng hai chip PIC 8259, để xác định chip nào là chip thợ (slave), chúng ta cần dựa vào các chân tín hiệu sau:

* INT của PIC(1): Chân này là ngõ ra ngắt của từng PIC. PIC thợ sẽ kết nối chân INT của nó vào một trong các chân IRQ của PIC chủ.
* -SP/-EN(3): Chân này được sử dụng để xác định PIC nào là PIC chủ (master) và PIC nào là PIC thợ (slave) trong cấu hình ghép tầng. PIC chủ sẽ có chân này ở mức tích cực (thường là mức cao), trong khi PIC thợ sẽ có chân này ở mức không tích cực (thường là mức thấp).
* IRQ của PIC (2): Các chân IRQ (Interrupt Request) là các ngõ vào yêu cầu ngắt của PIC chủ. PIC thợ sẽ kết nối ngõ ra INT của nó vào một trong các chân IRQ này của PIC chủ.

Kết hợp cả ba yếu tố trên sẽ giúp xác định chính xác PIC thợ trong sơ đồ ghép tầng. Do đó, đáp án chính xác là D.

Phương pháp vào/ra bằng DMA (Direct Memory Access) cho phép các thiết bị ngoại vi (TBNV) truy cập trực tiếp vào bộ nhớ hệ thống mà không cần sự can thiệp liên tục của CPU. DMAC (Direct Memory Access Controller) sẽ điều khiển quá trình trao đổi dữ liệu sau khi CPU khởi tạo.

* A. Hoàn toàn do DMAC điều khiển trao đổi dữ liệu: Phát biểu này đúng. DMAC đảm nhận việc điều khiển trao đổi dữ liệu sau khi được CPU thiết lập.
* B. Đây là quá trình trao đổi dữ liệu giữa TBNV và bộ nhớ: Phát biểu này đúng. DMA cho phép TBNV và bộ nhớ trao đổi dữ liệu trực tiếp.
* C. CPU không can thiệp vào quá trình trao đổi dữ liệu: Phát biểu này đúng. Sau khi DMAC được khởi tạo, CPU không trực tiếp tham gia vào quá trình truyền dữ liệu.
* D. CPU và DMAC kết hợp điều khiển trao đổi dữ liệu: Phát biểu này sai. CPU chỉ khởi tạo và thiết lập DMAC, sau đó DMAC hoàn toàn tự động điều khiển quá trình trao đổi dữ liệu.

Vậy đáp án sai là D.