Chức năng của khối EU trong kiến trúc vi cử lý 16bits là:

Trong kiến trúc chip xử lý, số bit của bus địa chỉ quyết định số lượng ô nhớ mà CPU có thể truy cập. Một chip xử lý 16-bit có thể có bus địa chỉ rộng hơn 16 bit để truy cập nhiều bộ nhớ hơn. Tuy nhiên, đề bài không cho thêm thông tin gì về giới hạn địa chỉ, nên ta giả định ở mức cơ bản nhất, bus địa chỉ tối thiểu phải có 16 bit để có thể định địa chỉ cho ít nhất 2^16 ô nhớ. Trong trường hợp này, đáp án C (16 bits) phù hợp nhất.

Bộ nhớ DRAM (Dynamic Random Access Memory) là một loại bộ nhớ bán dẫn động. Đặc điểm của DRAM là dữ liệu được lưu trữ dưới dạng điện tích trong các tụ điện, và điện tích này cần được làm tươi (refresh) định kỳ để duy trì dữ liệu, do đó nó được gọi là "động".

- Bộ nhớ bán dẫn tĩnh (SRAM) sử dụng flip-flops để lưu trữ dữ liệu, không cần làm tươi, nhanh hơn nhưng đắt hơn và tiêu thụ nhiều năng lượng hơn.
- Bộ nhớ ngoài là các thiết bị lưu trữ như ổ cứng, SSD, USB, dùng để lưu trữ dữ liệu lâu dài.
- Bộ nhớ trong bao gồm cả DRAM và SRAM, nhưng câu hỏi tập trung vào đặc điểm của DRAM.

Phương pháp xác định module ngắt bao gồm các kỹ thuật: sử dụng nhiều đường yêu cầu ngắt để phân biệt các nguồn ngắt khác nhau, kiểm tra vòng bằng phần mềm và phần cứng để xác định module nào đang yêu cầu ngắt, và chiếm bus để truyền dữ liệu từ module ngắt đến CPU.

Đáp án A: Thiếu nhiều đường yêu cầu ngắt và kiểm tra vòng bằng phần cứng. Ngoài ra, việc chiếm CPU không phải là phương pháp xác định module ngắt mà là hành động sau khi module ngắt được xác định.
Đáp án B: Thiếu kiểm tra vòng bằng phần cứng.
Đáp án C: Ngắt mềm không liên quan đến việc xác định module ngắt phần cứng.
Đáp án D: Bao gồm đầy đủ các phương pháp: nhiều đường yêu cầu ngắt, kiểm tra vòng bằng phần mềm và phần cứng, và chiếm bus.

Để tạo ra một module nhớ 16K x 8 bit từ 4 IC SRAM, mỗi IC cần có dung lượng 8K x 4 bit. Khi kết nối song song 2 IC 8K x 4 bit, ta sẽ có 8K x 8 bit. Tiếp tục ghép nối tiếp hai module 8K x 8 bit này, ta sẽ có một module nhớ 16K x 8 bit.

Bộ nhớ chính 256MB = 2^28 bytes => cần 28 bits để địa chỉ hóa.
Cache 64KB = 2^16 bytes. Line = 16 bytes = 2^4 bytes. Do đó, số dòng trong cache = 2^16 / 2^4 = 2^12 dòng.
Vì sử dụng ánh xạ liên kết hoàn toàn (fully associative), địa chỉ được chia thành Tag và Offset.
Offset để định vị byte trong line = log2(16) = 4 bits.
Địa chỉ bộ nhớ chính = 28 bits. Vậy số bits cho Tag = 28 - 4 = 24 bits. Tag cần 24 bits và offset cần 4 bits
=> Địa chỉ cần là 24+4
Đáp án đúng là: D. 24 + 2 (có lẽ đây là lỗi đánh máy, đáp án đúng phải là 24 + 4).
Tuy nhiên, trong các đáp án đã cho, không có đáp án nào chính xác.