Đối với hệ thống nhớ máy tính, có thể có các đơn vị truyền như sau:

Bộ nhớ cache được thiết kế để truy cập nhanh chóng, do đó nó sử dụng phương pháp truy cập ngẫu nhiên (random access) hoặc truy cập trực tiếp (direct access), không sử dụng truy cập tuần tự hoặc liên kết. Truy cập tuần tự thường được sử dụng cho các thiết bị lưu trữ như băng từ. Truy cập liên kết không phổ biến trong bộ nhớ cache.

Phương án A sai vì bộ nhớ cache không sử dụng truy nhập tuần tự.
Phương án B sai vì bộ nhớ cache không sử dụng truy nhập liên kết.
Phương án C đúng vì bộ nhớ trong (RAM) thường được truy cập ngẫu nhiên.
Phương án D đúng vì đĩa từ có thể được truy cập trực tiếp.

Do đó, các phát biểu A và B là sai. Vì câu hỏi yêu cầu chọn một phát biểu sai, nên ta cần chọn một trong hai. Tuy nhiên, phương án A sai rõ ràng hơn vì truy cập tuần tự không phù hợp với mục tiêu tốc độ của cache. Phương án B, truy cập liên kết, ít phổ biến hơn nhưng không loại trừ hoàn toàn, trong một số kiến trúc đặc biệt vẫn có thể được dùng, nhưng chắc chắn không phải là cách chính. Vì vậy, A là đáp án sai nhất và phù hợp nhất với yêu cầu của câu hỏi.

Mode địa chỉ thanh ghi (Register addressing mode) là một phương pháp định địa chỉ trong kiến trúc máy tính, trong đó toán hạng (operand) cần sử dụng là nội dung (giá trị) được lưu trữ trực tiếp bên trong một thanh ghi của CPU. Nói cách khác, lệnh sẽ chỉ định một thanh ghi, và giá trị trong thanh ghi đó chính là dữ liệu mà lệnh sẽ thao tác.

* Phương án A: Sai. Phương án này mô tả mode địa chỉ trực tiếp (Direct addressing mode).
* Phương án B: Sai. Phương án này mô tả mode địa chỉ gián tiếp (Indirect addressing mode).
* Phương án C: Đúng. Chính xác định nghĩa của mode địa chỉ thanh ghi.
* Phương án D: Sai. Phương án này mô tả mode địa chỉ gián tiếp thanh ghi (Register Indirect addressing mode).

Số nguyên không dấu 8 bit có thể biểu diễn các giá trị từ 0 đến 255. Số 261 lớn hơn 255, do đó không thể biểu diễn được bằng số nguyên không dấu 8 bit.

Số thực 98.25 cần được biểu diễn theo chuẩn IEEE 754 dạng đơn (32-bit). Ta thực hiện các bước sau:

1. Chuyển đổi sang dạng nhị phân:
- Phần nguyên: 98 = 64 + 32 + 2 = 1100010 (dạng nhị phân)
- Phần thập phân: 0.25 = 1/4 = 0.01 (dạng nhị phân)
- Kết hợp: 98.25 = 1100010.01 (dạng nhị phân)

2. Chuẩn hóa:
- Dịch dấu phẩy sang trái cho đến khi chỉ còn một chữ số khác 0 bên trái dấu phẩy: 1.10001001 * 2^6

3. Xác định các thành phần:
- Sign (Dấu): Số dương, vậy sign = 0
- Exponent (Số mũ): Bias = 127 (cho single precision). Số mũ thực tế là 6. Vậy exponent = 6 + 127 = 133 = 10000101 (dạng nhị phân)
- Mantissa (Phần định trị): Phần sau dấu phẩy trong dạng chuẩn hóa: 10001001 (bỏ số 1 phía trước dấu phẩy, phần định trị sẽ là 10001001, thêm các số 0 để đủ 23 bits)

4. Kết hợp các thành phần:
- Sign (1 bit): 0
- Exponent (8 bits): 10000101
- Mantissa (23 bits): 10001001000000000000000
- Kết quả (32 bits): 01000010110001001000000000000000

5. Chuyển sang hệ Hexadecimal:
- 0100 0010 1100 0100 1000 0000 0000 0000
- 4 2 C 4 8 0 0 0
- Vậy, 98.25 ở dạng IEEE 754 là 42C48000H

Bộ nhớ cache được xây dựng dựa trên SRAM (Static Random Access Memory) vì SRAM có tốc độ truy cập nhanh hơn so với DRAM (Dynamic Random Access Memory). Tốc độ là yếu tố quan trọng nhất đối với bộ nhớ cache để giảm thiểu thời gian truy cập dữ liệu của CPU.