Khi CPU truy nhập cache, có hai khả năng sau:

Trong kỹ thuật ánh xạ liên kết tập hợp (set-associative cache mapping), địa chỉ do CPU phát ra được chia thành ba phần: Tag, Set Index và Word (Offset).

- Set Index: Xác định tập hợp (set) cụ thể trong cache mà block có thể được lưu trữ. Đầu tiên, cache sẽ tìm đúng set dựa vào index.
- Tag: Sau khi tìm được set, tag được sử dụng để so sánh với các tag của các block trong set đó để xác định xem có hit (tìm thấy) hay không.
- Word (Offset): Nếu tìm thấy block trong cache (hit), offset xác định word cụ thể trong block được yêu cầu.

Như vậy, thứ tự tìm kiếm là: Set -> Tag -> Word

Lệnh ADD DX, [40] có nghĩa là cộng giá trị tại địa chỉ bộ nhớ 40 vào thanh ghi DX.

* Toán hạng đích: DX là một thanh ghi, do đó toán hạng đích thuộc mode địa chỉ thanh ghi.
* Toán hạng nguồn: [40] là địa chỉ bộ nhớ, giá trị tại địa chỉ này được sử dụng, do đó toán hạng nguồn thuộc mode địa chỉ trực tiếp (direct addressing).

Xét các đáp án:

* A: Sai, vì toán hạng nguồn là [40], thuộc mode địa chỉ trực tiếp, không phải tức thì.
* B: Sai, vì toán hạng nguồn [40] thuộc mode địa chỉ trực tiếp.
* C: Sai, vì toán hạng đích là DX thuộc mode địa chỉ thanh ghi.
* D: Đúng, vì toán hạng đích là DX thuộc mode địa chỉ thanh ghi.

Lệnh ADD DX, [SI]+30 có nghĩa là cộng giá trị tại địa chỉ bộ nhớ được tính bằng nội dung của thanh ghi SI cộng thêm 30 vào thanh ghi DX.

* Toán hạng đích: DX là thanh ghi, do đó thuộc mode địa chỉ thanh ghi.
* Toán hạng nguồn: [SI]+30 là địa chỉ bộ nhớ được tính toán bằng cách cộng nội dung thanh ghi SI với một giá trị offset (30), do đó thuộc mode địa chỉ dịch chuyển (displacement addressing mode).

Vậy, phát biểu đúng là: Toán hạng nguồn thuộc mode địa chỉ dịch chuyển.

Dung lượng bộ nhớ là 16K x 8 bit, nghĩa là có 16K (16384) ô nhớ, mỗi ô nhớ có kích thước 8 bit.
- Để địa chỉ 16K ô nhớ, cần 14 đường địa chỉ, vì 2^14 = 16384. Vậy A đúng.
- Có 8 đường dữ liệu, tương ứng với kích thước mỗi ô nhớ. Vậy B đúng.
- Các đường địa chỉ sẽ từ A0 đến A13. Vậy C đúng.
- D sai vì các đường địa chỉ phải là A0 -> A13 chứ không phải A14
Vậy đáp án sai là D.

Hình ảnh chip nhớ cho thấy đây là ký hiệu của chip nhớ tĩnh (SRAM) với dung lượng 4K x 8 bit. Điều này có nghĩa là chip có 4K (4096) địa chỉ, mỗi địa chỉ lưu trữ 8 bit dữ liệu.