Chương trình BIOS dùng để kiểm tra các phần cứng quan trọng của máy tính trong tiến trình khởi động máy được gọi là

Số bit lớn nhất mà CPU có thể xử lý được tại một thời điểm được gọi là kích thước từ dữ liệu (Data Word Size). Kích thước này ảnh hưởng trực tiếp đến hiệu năng của CPU, vì CPU có thể xử lý các đơn vị dữ liệu lớn hơn trong một chu kỳ. Data bus là đường truyền dữ liệu, Data Path Size là kích thước đường dẫn dữ liệu, Data Font Size không phải là thuật ngữ liên quan đến kiến trúc CPU.

Cache hoạt động dựa trên nguyên lý định vị tham số bộ nhớ. Cache lưu trữ các bản sao của dữ liệu từ bộ nhớ chính để giảm thời gian truy cập trung bình. Khi CPU cần dữ liệu, nó sẽ kiểm tra cache trước. Nếu dữ liệu có trong cache (cache hit), CPU sẽ truy cập dữ liệu từ cache, nhanh hơn nhiều so với việc truy cập từ bộ nhớ chính. Nếu dữ liệu không có trong cache (cache miss), CPU sẽ truy cập dữ liệu từ bộ nhớ chính và đồng thời lưu một bản sao vào cache để sử dụng cho các lần truy cập sau. Nguyên lý này hoạt động hiệu quả vì dữ liệu thường được truy cập lặp đi lặp lại trong một khoảng thời gian ngắn, hiện tượng này gọi là tính cục bộ (locality).

Các kỹ thuật ánh xạ địa chỉ trong bộ nhớ cache bao gồm: ánh xạ trực tiếp (direct mapping), ánh xạ liên kết hoàn toàn (fully associative mapping), và ánh xạ liên kết tập hợp (set-associative mapping).

- Ánh xạ trực tiếp: Mỗi khối bộ nhớ chính chỉ có thể ánh xạ tới một vị trí duy nhất trong cache.
- Ánh xạ liên kết hoàn toàn: Một khối bộ nhớ chính có thể ánh xạ tới bất kỳ vị trí nào trong cache.
- Ánh xạ liên kết tập hợp: Cache được chia thành các tập hợp, và một khối bộ nhớ chính có thể ánh xạ tới bất kỳ vị trí nào trong một tập hợp cụ thể.

Để giải quyết bài toán này, ta cần xác định số bit cần thiết cho tag, set và offset trong địa chỉ bộ nhớ khi sử dụng ánh xạ liên kết tập hợp (set-associative cache mapping).

1. Offset: Offset xác định vị trí byte trong một block (line). Vì mỗi line có kích thước 16 byte, ta cần log2(16) = 4 bit cho offset.

2. Set: Số lượng set được tính bằng cách chia kích thước cache cho số line trong một set và kích thước của mỗi line.
- Kích thước cache: 64KB = 64 * 1024 byte = 65536 byte
- Số line trong một set: 4
- Kích thước mỗi line: 16 byte
Số set = (65536 byte) / (4 line/set * 16 byte/line) = 1024 set.
Vậy, số bit cần thiết để đánh địa chỉ set là log2(1024) = 10 bit.

3. Tag: Tag là phần còn lại của địa chỉ sau khi đã xác định offset và set. Tổng số bit địa chỉ được tính từ dung lượng bộ nhớ chính. Dung lượng bộ nhớ chính là 128MB = 128 * 1024 * 1024 byte = 134217728 byte. Vậy, số bit địa chỉ là log2(134217728) = 27 bit.
Số bit cho tag = Tổng số bit địa chỉ - số bit cho set - số bit cho offset = 27 - 10 - 4 = 13 bit.

Vậy dạng địa chỉ do bộ xử lý phát ra là: 13 (tag) + 10 (set) + 4 (offset).

Lệnh PUSH AX có tác dụng đẩy giá trị của thanh ghi AX lên stack.

* Toán hạng nguồn: AX (thanh ghi AX) là toán hạng nguồn, cung cấp dữ liệu để đẩy lên stack. Như vậy, phát biểu "Không có toán hạng nguồn" là sai.
* Toán hạng đích: Stack pointer (SP) được sử dụng ngầm định để xác định vị trí trên stack. Stack pointer sẽ tự động giảm đi (thường là 2 byte cho kiến trúc 16-bit) để trỏ đến vị trí trống mới trên stack, sau đó giá trị từ AX sẽ được lưu vào vị trí này. Vì vậy, toán hạng đích là ngầm định và thuộc mode địa chỉ stack.
* Mode địa chỉ: Toán hạng nguồn (AX) sử dụng mode địa chỉ thanh ghi vì nó trực tiếp tham chiếu đến thanh ghi AX.

Vậy phát biểu sai là "Không có toán hạng nguồn".