Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Để giải quyết bài toán này, ta cần xác định số bit cần thiết cho tag, set và offset trong địa chỉ bộ nhớ khi sử dụng ánh xạ liên kết tập hợp (set-associative cache mapping). 1. **Offset:** Offset xác định vị trí byte trong một block (line). Vì mỗi line có kích thước 16 byte, ta cần log2(16) = 4 bit cho offset. 2. **Set:** Số lượng set được tính bằng cách chia kích thước cache cho số line trong một set và kích thước của mỗi line. - Kích thước cache: 64KB = 64 * 1024 byte = 65536 byte - Số line trong một set: 4 - Kích thước mỗi line: 16 byte Số set = (65536 byte) / (4 line/set * 16 byte/line) = 1024 set. Vậy, số bit cần thiết để đánh địa chỉ set là log2(1024) = 10 bit. 3. **Tag:** Tag là phần còn lại của địa chỉ sau khi đã xác định offset và set. Tổng số bit địa chỉ được tính từ dung lượng bộ nhớ chính. Dung lượng bộ nhớ chính là 128MB = 128 * 1024 * 1024 byte = 134217728 byte. Vậy, số bit địa chỉ là log2(134217728) = 27 bit. Số bit cho tag = Tổng số bit địa chỉ - số bit cho set - số bit cho offset = 27 - 10 - 4 = 13 bit. Vậy dạng địa chỉ do bộ xử lý phát ra là: 13 (tag) + 10 (set) + 4 (offset).