640 KB đầu tiên của bộ nhớ gọi là: 

Bộ nhớ ROM (Read-Only Memory) là loại bộ nhớ chỉ đọc. PROM (Programmable Read-Only Memory) là bộ nhớ ROM có thể lập trình được một lần duy nhất sau khi sản xuất. EPROM (Erasable Programmable Read-Only Memory) là bộ nhớ ROM có thể xóa và lập trình lại bằng tia cực tím. EEPROM (Electrically Erasable Programmable Read-Only Memory) là bộ nhớ ROM có thể xóa và lập trình lại bằng điện. Vì vậy, đáp án đúng là PROM.

Chip nhớ DRAM có n đường địa chỉ, nghĩa là có 2^n ô nhớ. Mỗi ô nhớ có m bit dữ liệu. Vậy, dung lượng của chip là 2^n x m bit. Do đó, đáp án đúng là D.

Câu hỏi này kiểm tra kiến thức về các phương pháp địa chỉ hoá cổng vào/ra (I/O). Có hai phương pháp chính:

* Vào/ra cách biệt (Isolated I/O): Trong phương pháp này, không gian địa chỉ của cổng I/O được tách biệt hoàn toàn với không gian địa chỉ bộ nhớ. Các lệnh đặc biệt được sử dụng để truy cập các cổng I/O (ví dụ: IN và OUT trong kiến trúc x86).
* Vào/ra theo bản đồ bộ nhớ (Memory-mapped I/O): Trong phương pháp này, các cổng I/O được gán cho một phần của không gian địa chỉ bộ nhớ. CPU truy cập các cổng I/O bằng cách sử dụng các lệnh truy cập bộ nhớ thông thường (ví dụ: LOAD và STORE).

Phương án C, "Vào ra theo bản đồ thanh ghi", không phải là một phương pháp địa chỉ hoá I/O chuẩn. Thanh ghi được sử dụng bên trong CPU để lưu trữ dữ liệu và địa chỉ, không trực tiếp liên quan đến việc địa chỉ hoá các cổng I/O bên ngoài.

Do đó, đáp án đúng là D: Cả a và b đúng.

Trong trao đổi giữa cache và bộ nhớ chính:
- Bộ nhớ chính được chia thành các block nhớ (khối nhớ).
- Cache được chia thành các line nhớ (dòng nhớ).
- Kích thước của một line trong cache bằng kích thước của một block trong bộ nhớ chính để đảm bảo việc truyền dữ liệu diễn ra hiệu quả.

Phát biểu sai là: "Bộ nhớ chính chia thành các line nhớ". Thay vào đó, bộ nhớ chính chia thành các block nhớ.

Để giải bài này, ta cần xác định số bit cho tag và word offset.

* Dung lượng bộ nhớ chính: 256MB = 2^8 * 2^20 = 2^28 byte. Vậy địa chỉ bộ nhớ chính cần 28 bits.
* Dung lượng cache: 128KB = 2^7 * 2^10 = 2^17 byte.
* Kích thước line: 32 byte = 2^5 byte. Vậy cần 5 bits để định địa chỉ byte trong một line (word offset).
* Số lượng line trong cache: Dung lượng cache / Kích thước line = 2^17 / 2^5 = 2^12 lines.

Trong ánh xạ liên kết hoàn toàn (fully associative mapping), không có trường index. Địa chỉ được chia thành hai phần:

* Tag: Xác định block nào của bộ nhớ chính đang được lưu trữ trong line cache.
* Word offset: Xác định byte cụ thể trong line.

Số bit cho tag = Tổng số bit địa chỉ - Số bit cho word offset = 28 - 5 = 23 bits.

Vậy dạng địa chỉ là Tag + Word offset = 23 + 5.