Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

Universal Serial Bus

Universal System Bus

Unique Serial Bus

Không có tên nào trong các tên trên

ROM

RAM

Đĩa từ

RAM-CMOS

Bộ nhớ trong, CPU và khối phối ghép vào/ra

Bộ nhớ trong, CPU và thiết bị ngoại vi

Bộ nhớ vào/ra trong, CPU và khối phối ghép vào/ra, thiết bị ngoại vi

Bộ nhớ vào/ra trong, CPU, bộ nhớ ngoài và bộ phối ghép vào/ra, thiết bị ngoại vi

1977

1971

1993

1990

Giá trị các ô nhớ là ngẫu nhiên

Thời gian truy cập vào một ô nhớ bất kỳ kỳ lạ là như nhau

Bộ nhớ bao gồm các mô-đun có thứ tự sắp xếp ngẫu nhiên

Thời gian truy cập vào một ô nhớ bất ngờ kì lạ là ngẫu nhiên

16 bits

8 bits

20 bits

24 bits

Đọc lệnh/dữ liệu từ TBNV

Ghi lệnh/dữ liệu ra TBNV

Đọc dữ liệu từ TBNV

Ghi dữ liệu ra TBNV

Bộ nhớ hoặc thiết bị ngoại vi

Bộ nhớ

Bộ nhớ

CPU

Tiếp nhận tín hiệu từ CPU đến

Không tiếp nhận tín hiệu từ TBNV

Giải mã lệnh được chuyển từ thanh ghi trạng thái đến

Giải mã lệnh được chuyển từ thanh ghi lệnh đến

Là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa từ

Do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều khiển quá trình vào ra

Là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC điều khiển

Có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương pháp vào ra có thăm dò và theo ngắt cứng