Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:

Phương pháp DMA (Direct Memory Access) cho phép các thiết bị ngoại vi truy cập trực tiếp vào bộ nhớ hệ thống mà không cần sự can thiệp của CPU sau khi được khởi tạo. Điều này giúp tăng tốc độ trao đổi dữ liệu giữa bộ nhớ và các thiết bị ngoại vi, do CPU không phải tham gia vào quá trình truyền dữ liệu. Độ tin cậy không phải là ưu điểm nổi trội nhất, mà tốc độ mới là yếu tố quan trọng.

PIC 8259 (Programmable Interrupt Controller) là bộ điều khiển ngắt lập trình được, có chức năng quản lý các yêu cầu ngắt phần cứng trong hệ thống máy tính.

- A. Ghi nhận được 8 yêu cầu ngắt: PIC 8259 có 8 chân ngắt (IRQ0-IRQ7), cho phép nó nhận 8 yêu cầu ngắt khác nhau.
- B. Cho phép chọn và phục vụ các yêu cầu ngắt theo mức ưu tiên: PIC 8259 cho phép thiết lập mức ưu tiên cho từng yêu cầu ngắt, và phục vụ các yêu cầu ngắt theo thứ tự ưu tiên này.
- D. Cho phép hoặc không cho phép các yêu cầu ngắt IRQi kích hoạt hệ thống ngắt: PIC 8259 cho phép che (mask) hoặc bỏ che (unmask) từng ngắt IRQi, điều khiển xem ngắt đó có được phép kích hoạt hệ thống ngắt hay không.
- C. Cung cấp cho CPU chương trình con phục vụ ngắt tương ứng với yêu cầu ngắt IRQi: Đây là nhiệm vụ của bộ xử lý trung tâm (CPU) kết hợp với bảng vector ngắt (Interrupt Vector Table) trong bộ nhớ. PIC 8259 chỉ cung cấp số hiệu ngắt (interrupt vector number) cho CPU, sau đó CPU sử dụng số hiệu này để tìm địa chỉ của chương trình con phục vụ ngắt (Interrupt Service Routine - ISR) trong bảng vector ngắt.

Do đó, chức năng "Cung cấp cho CPU chương trình con phục vụ ngắt tương ứng với yêu cầu ngắt IRQi" không thuộc về PIC 8259 mà là của CPU và bảng vector ngắt.

Thiết bị giao diện trong hệ thống máy tính là thành phần quan trọng, cho phép CPU giao tiếp và điều khiển các thiết bị ngoại vi. Các thiết bị giao diện thường có các thanh ghi (registers) để lưu trữ dữ liệu, trạng thái và các lệnh điều khiển. Số lượng thanh ghi có thể nhiều hơn 3, tùy thuộc vào độ phức tạp của thiết bị giao diện cụ thể. Các thanh ghi này đều được gán một địa chỉ xác định trong không gian địa chỉ của hệ thống, cho phép CPU truy cập và thao tác với chúng.

Phương án A: Sai, vì số lượng thanh ghi có thể nhiều hơn 3.
Phương án B: Đúng, thiết bị giao diện có thể có nhiều hơn 3 thanh ghi.
Phương án C: Sai, đây là liệt kê một vài loại thiết bị ngoại vi sử dụng giao diện, không phải là đặc điểm của thiết bị giao diện.
Phương án D: Đúng, các thanh ghi trong thiết bị giao diện đều được gán địa chỉ xác định để CPU có thể truy cập. Tuy nhiên, phương án B đúng hơn vì nó khái quát hơn về đặc điểm của thiết bị giao diện.

Vì vậy, đáp án đúng nhất là B.

Để thiết lập tốc độ truyền (baud rate) cho UART8250/16450, bit DLAB (bit 7) của thanh ghi LCR (Line Control Register) phải được đặt lên 1. Điều này cho phép truy cập vào các thanh ghi DLL (Divisor Latch Low byte) và DLM (Divisor Latch High byte) để cấu hình tốc độ truyền. Trong các lựa chọn được đưa ra:

* A. 69h (01101001b): Bit D7 = 0, không cho phép truy cập DLL/DLM.
* B. 70h (01110000b): Bit D7 = 0, không cho phép truy cập DLL/DLM.
* C. 79h (01111001b): Bit D7 = 0, không cho phép truy cập DLL/DLM.
* D. 80h (10000000b): Bit D7 = 1, cho phép truy cập DLL/DLM.

Vậy đáp án đúng là D. 80h.

Thanh ghi LCR (Line Control Register) được sử dụng để cấu hình các thiết lập cho cổng nối tiếp UART. Khi bit D7 của LCR bằng 1, thanh ghi địa chỉ 3F8h sẽ được sử dụng để truy cập byte thấp của hệ số chia tốc độ truyền (Divisor Latch Low Byte - DLL). Khi bit D7 của LCR bằng 0, thanh ghi địa chỉ 3F8h sẽ được sử dụng để truy cập dữ liệu truyền hoặc nhận. Như vậy, tùy thuộc vào giá trị của bit D7 trong LCR, địa chỉ 3F8h có thể chứa dữ liệu truyền/nhận hoặc byte thấp của hệ số chia tốc độ truyền. Câu hỏi ở đây chỉ hỏi khi đang xét LCR, tức là đang cấu hình, nên đáp án đúng phải là byte thấp hệ số chia tốc độ truyền.