Thanh ghi BX là?

Thanh ghi đa năng 8 bit chia làm 2 phần: một Byte cao BH và một Byte thấp BL

Giống như AX

Thanh ghi đa năng 16 bit chia làm 2 phần: một Byte cao BH và một Byte thấp BL

Thanh ghi đa năng 16 bit chia làm 2 phần: một Byte cao BL và một Byte thấp BH

Trả lời:

Đáp án đúng: C

Thanh ghi BX là một thanh ghi đa năng 16 bit trong kiến trúc x86. Nó có thể được chia thành hai phần: byte cao (BH) và byte thấp (BL). Các thanh ghi AX, CX, DX cũng có cấu trúc tương tự. Vậy đáp án đúng là C.

450+ câu hỏi trắc nghiệm Kiến trúc máy tính phân tích và giải thích đáp án - Phần 3

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 1:

Nhóm thanh ghi nào có chức năng chung trong số các nhóm sau:

Lời giải:

Đáp án đúng: C

Nhóm thanh ghi AX, BX, CX, DX là các thanh ghi đa năng (general-purpose registers). Chúng được sử dụng cho nhiều mục đích khác nhau, bao gồm lưu trữ dữ liệu, địa chỉ và kết quả tính toán. Các thanh ghi khác có chức năng cụ thể hơn:
- CS, DS, ES, SS: Các thanh ghi đoạn (segment registers), được sử dụng để quản lý bộ nhớ.
- SI, DI, IP: Các thanh ghi chỉ số (index registers) và con trỏ lệnh (instruction pointer), thường được sử dụng để truy cập bộ nhớ và điều khiển luồng chương trình.
- SP, BP, FLAGS: Các thanh ghi con trỏ ngăn xếp (stack pointer), con trỏ đáy (base pointer) và cờ (flags), được sử dụng để quản lý ngăn xếp, truy cập dữ liệu trong ngăn xếp và lưu trữ trạng thái của bộ xử lý.

Câu 2:

Trong kiến trúc xử lý 16 bits. Cặp thanh ghi CS: IP thực hiện nhiệm vụ gì?

Lời giải:

Đáp án đúng: A

Trong kiến trúc xử lý 16 bits, cặp thanh ghi CS (Code Segment) và IP (Instruction Pointer) được sử dụng để trỏ đến địa chỉ lệnh tiếp theo sẽ được thực thi. CS chứa địa chỉ SEGMENT của đoạn mã lệnh, còn IP chứa địa chỉ OFFSET trong đoạn mã đó. Kết hợp CS và IP sẽ tạo thành địa chỉ vật lý của lệnh hiện tại. Vậy nên, đáp án A là chính xác nhất.

Câu 3:

Trong kiến trúc chip xử lý 16 bits. Các bus địa chỉ có độ rộng là:

Lời giải:

Đáp án đúng: C

Trong kiến trúc chip xử lý 16 bits, bus địa chỉ thường có độ rộng lớn hơn 16 bits để cho phép truy cập vào một không gian bộ nhớ lớn hơn. Tuy nhiên, không có một quy tắc cứng nào về độ rộng của bus địa chỉ trong kiến trúc 16-bit; nó phụ thuộc vào thiết kế cụ thể của chip. Các lựa chọn 20, 24, và 32 bits đều có thể xảy ra tùy thuộc vào dung lượng bộ nhớ mà chip đó hỗ trợ. Tuy nhiên, với các lựa chọn đưa ra, không có đáp án nào chính xác hoàn toàn. Câu hỏi có thể đang kiểm tra về kiến thức chung về kiến trúc máy tính, nhưng thiếu thông tin để xác định một đáp án cụ thể và chính xác.

Câu 4:

Địa chỉ OFFSET của một ô nhớ được quan niệm là:

Lời giải:

Đáp án đúng: C

Địa chỉ OFFSET là khoảng cách từ địa chỉ bắt đầu của một đoạn (segment) đến vị trí của ô nhớ cụ thể trong đoạn đó. Nói cách khác, nó là địa chỉ lệch (độ dời) so với địa chỉ gốc của đoạn. Do đó, đáp án C là chính xác nhất. Các đáp án khác không mô tả đúng ý nghĩa của OFFSET:

* A. Địa chỉ của một đoạn chứa ô nhớ: Đây là địa chỉ cơ sở của đoạn, không phải OFFSET.
* B. Địa chỉ vật lý của ô nhớ: Địa chỉ vật lý là địa chỉ duy nhất xác định vị trí ô nhớ trong bộ nhớ vật lý, không liên quan trực tiếp đến OFFSET.
* D. Địa chỉ logic của một ô nhớ: Địa chỉ logic là địa chỉ được chương trình sử dụng, thường được biểu diễn dưới dạng cặp segment:offset.

Câu 5:

Quá trình tạo địa chỉ vật lý từ địa chỉ logic được thực hiện tại đơn vị nào trong kiến trúc vi xử lý 16 bits:

Lời giải:

Đáp án đúng: B

Địa chỉ vật lý được tạo ra từ địa chỉ logic thông qua một quá trình thường liên quan đến việc tính toán và quản lý bộ nhớ. Trong kiến trúc vi xử lý 16 bits, đơn vị IU (Instruction Unit) chịu trách nhiệm giải mã lệnh và quản lý việc thực thi, bao gồm cả việc tạo địa chỉ vật lý để truy cập bộ nhớ. Các đơn vị khác như AU, ALU và BUS không trực tiếp tham gia vào quá trình tạo địa chỉ vật lý.

Câu 6:

Số liên cung tối đa mà bảng FAT16 quản lý được là:

Lời giải: