RAM là loại bộ nhớ bán dẫn có đặc tính:

Khi chip 8051 sử dụng bộ nhớ bên ngoài, Port 2 (P2) đóng vai trò là bus địa chỉ byte cao (A8-A15). Port 0 (P0) được sử dụng làm bus địa chỉ/dữ liệu (AD0-AD7), và cần có điện trở kéo lên bên ngoài. Các Port khác (P1 và P3) thường được sử dụng cho các mục đích I/O thông thường, mặc dù P3 có một số chức năng đặc biệt liên quan đến ngắt, bộ định thời, và giao tiếp nối tiếp.

Trong chip 8051, không gian bộ nhớ dữ liệu bên trong được chia thành nhiều vùng, trong đó:

• Vùng địa chỉ 00H – 1FH: Chứa 4 dãy thanh ghi (Register Bank), mỗi dãy có 8 thanh ghi (R0 – R7). Tại một thời điểm, chỉ có một dãy thanh ghi được chọn để sử dụng, việc chọn dãy thanh ghi nào được thực hiện thông qua các bit RS1 và RS0 trong thanh ghi PSW (Program Status Word).


• Vùng địa chỉ 20H – 2FH: Vùng địa chỉ bit, cho phép truy cập trực tiếp đến từng bit riêng lẻ trong vùng nhớ này.


• Vùng địa chỉ 30H – 7FH: Vùng RAM đa dụng, có thể được sử dụng để lưu trữ dữ liệu tùy ý.


• Vùng địa chỉ 80H – FFH: Vùng SFR (Special Function Registers), chứa các thanh ghi chức năng đặc biệt để điều khiển các hoạt động của vi điều khiển.

Vậy, các dãy thanh ghi có địa chỉ 00H – 1FH.

Chip 8051 sử dụng cờ tràn (OV) để báo kết quả tính toán của phép toán số học (phép toán có dấu) có nằm trong khoảng từ -128 đến +127 hay không. Khi thực hiện các phép toán số học trên các số có dấu, cờ tràn (OV) được đặt lên 1 nếu kết quả vượt quá phạm vi biểu diễn của kiểu dữ liệu có dấu. Trong trường hợp này, phạm vi biểu diễn là từ -128 đến +127 (cho kiểu dữ liệu 8-bit có dấu).

Các cờ khác có chức năng khác:

• Cờ nhớ (CY): Báo hiệu có nhớ hoặc mượn từ bit cao nhất trong phép cộng hoặc trừ.
• Cờ nhớ phụ (AC): Báo hiệu có nhớ hoặc mượn giữa nibble thấp và nibble cao trong phép cộng hoặc trừ.
• Cờ F0: Là cờ người dùng định nghĩa, không liên quan đến kết quả phép toán số học.