Không gian bộ nhớ dữ liệu bên trong của chip 8051 có dung lượng tối đa là:

128 byte

256 byte

4 KB

8 KB

Trả lời:

Đáp án đúng: A

Vi điều khiển 8051 có không gian bộ nhớ dữ liệu bên trong (internal data memory) với dung lượng tối đa là 128 byte. Không gian này bao gồm các bank thanh ghi, các bit định địa chỉ và RAM thông thường. Các vi điều khiển khác trong họ 8051 có thể có dung lượng RAM lớn hơn, ví dụ 8052 có 256 byte, nhưng theo câu hỏi thì đáp án chính xác nhất là 128 byte của 8051.

350+ câu hỏi trắc nghiệm Vi xử lý và cấu trúc máy tính có lời giải minh họa - Phần 2

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 8:

Khi thực hiện phép nhân 2 số 8 bit với nhau thì byte cao của kết quả sẽ được chứa trong thanh ghi nào?

Lời giải:

Đáp án đúng: B

Khi nhân hai số 8 bit với nhau, kết quả có thể lên đến 16 bit. Trong kiến trúc vi điều khiển 8051, thanh ghi A (Accumulator) thường được sử dụng để chứa một trong các toán hạng và sau đó chứa byte thấp (8 bit thấp) của kết quả. Byte cao (8 bit cao) của kết quả sẽ được lưu trữ trong thanh ghi B. Do đó, byte cao của kết quả phép nhân sẽ nằm trong thanh ghi B.

Câu 9:

Khi thực hiện phép nhân 2 số 8 bit với nhau thì byte thấp của kết quả sẽ được chứa trong thanh ghi nào?

Lời giải:

Đáp án đúng: A

Trong vi điều khiển 8051, sau khi thực hiện phép nhân hai số 8 bit, kết quả 16 bit sẽ được lưu trữ trong hai thanh ghi: thanh ghi A và thanh ghi B. Thanh ghi A sẽ chứa byte cao (most significant byte - MSB) của kết quả, và thanh ghi B sẽ chứa byte thấp (least significant byte - LSB) của kết quả. Vì câu hỏi hỏi về byte thấp của kết quả, nên đáp án đúng là thanh ghi B.

Câu 10:

Nếu thanh ghi SP có giá trị là 5FH thì vùng nhớ của ngăn xếp (stack) có địa chỉ bắt đầu là:

Lời giải:

Đáp án đúng: C

Thanh ghi SP (Stack Pointer) chứa địa chỉ của đỉnh ngăn xếp. Khi một giá trị được đẩy (push) vào ngăn xếp, SP thường giảm (tùy thuộc vào kiến trúc, ở đây ta giả sử giảm). Khi một giá trị được lấy (pop) ra khỏi ngăn xếp, SP tăng. Vì vậy, nếu SP = 5FH, thì địa chỉ bắt đầu (hay địa chỉ tiếp theo có thể ghi vào) của ngăn xếp sẽ là 60H (giả sử ngăn xếp tăng từ địa chỉ thấp lên địa chỉ cao). Tuy nhiên, trong một số kiến trúc, ngăn xếp giảm từ địa chỉ cao xuống địa chỉ thấp, khi đó địa chỉ bắt đầu sẽ là 5EH. Tuy nhiên, theo các đáp án được đưa ra, đáp án phù hợp nhất phải là C. 60H.

Câu 11:

Khi bộ định thời trong chip 8051 đóng vai trò là bộ đếm sự kiện (Counter) thì nó sẽ nhận xung nhập từ chân nào?

Lời giải:

Đáp án đúng: D

Khi bộ định thời (Timer) của vi điều khiển 8051 hoạt động ở chế độ bộ đếm sự kiện (Counter), nó sẽ đếm số xung clock đưa vào chân T0 (Timer 0 Input) hoặc T1 (Timer 1 Input). Do đó, đáp án đúng là D. T0. Các chân TXD và RXD là chân truyền và nhận dữ liệu nối tiếp. INT0 là chân ngắt ngoài 0.

Câu 12:

Lệnh nhảy đến địa chỉ rel nếu nội dung cờ nhảy khác 0:

Lời giải:

Đáp án đúng: D

Lệnh JNZ rel (Jump if Not Zero) thực hiện nhảy đến địa chỉ rel nếu cờ Zero (ZF) bằng 0, tức là kết quả của phép toán trước đó khác 0.

JZ rel (Jump if Zero): Nhảy nếu cờ Zero (ZF) bằng 1 (kết quả bằng 0).
JNC rel (Jump if No Carry): Nhảy nếu cờ Carry (CF) bằng 0 (không có carry).
JC rel (Jump if Carry): Nhảy nếu cờ Carry (CF) bằng 1 (có carry).

Câu 13:

Lệnh giảm nội dung của thanh ghi R0 và nhảy đến địa chỉ rel nếu nội dung của thanh ghi R0 khác 0 (chỉ nhảy nếu đúng điều kiện):

Lời giải: