DMAC8237 có thể hoạt động theo

2 kiểu truyền dữ liệu

3 kiểu truyền dữ liệu

4 kiểu truyền dữ liệu

5 kiểu truyền dữ liệu

Trả lời:

Đáp án đúng: C

DMAC8237 (Direct Memory Access Controller 8237) hỗ trợ 4 kiểu truyền dữ liệu khác nhau: 1. **Single Transfer Mode:** Truyền một byte dữ liệu mỗi khi được yêu cầu. 2. **Block Transfer Mode:** Truyền một khối dữ liệu liên tục cho đến khi hết khối. 3. **Demand Transfer Mode:** Truyền dữ liệu cho đến khi tín hiệu DRQ (DMA Request) bị ngắt. 4. **Cascade Mode:** Cho phép kết nối nhiều DMAC8237 với nhau để mở rộng khả năng DMA. Vì vậy, đáp án đúng là C.

450+ câu hỏi trắc nghiệm Kiến trúc máy tính phân tích và giải thích đáp án - Phần 2

50 câu hỏi 60 phút

Bắt đầu thi

Câu hỏi liên quan

Câu 31:

Phương pháp vào/ra dữ liệu theo định trình

Lời giải:

Đáp án đúng: A

Phương pháp vào/ra dữ liệu theo định trình (programmed I/O) là phương pháp mà CPU trực tiếp điều khiển và quản lý quá trình truyền dữ liệu giữa bộ nhớ và các thiết bị ngoại vi. CPU phải thực hiện các lệnh để kiểm tra trạng thái của thiết bị, gửi lệnh đến thiết bị, và di chuyển dữ liệu. Do đó, nó thuộc nhóm phương pháp vào/ra do CPU chủ động.

Câu 32:

Khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có nhược điểm là:

Lời giải:

Đáp án đúng: C

Phương pháp vào/ra dữ liệu có thăm dò (polling) với nhiều thiết bị có nhược điểm chính là tốc độ vào/ra chậm. Lý do là vì CPU phải liên tục kiểm tra từng thiết bị để xem thiết bị nào cần được phục vụ. Việc này tốn thời gian và làm giảm hiệu suất tổng thể của hệ thống. Do đó, đáp án A là chính xác.

Câu 33:

Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24-bit thì bộ điều khiển bộ nhớ sẽ tách

Lời giải:

Đáp án đúng: C

Cache có 4 khối, vậy cần 2 bit (2^2 = 4) để đánh địa chỉ các khối trong cache. Bus địa chỉ 24-bit được chia thành các phần: phần tag để so sánh, phần index (địa chỉ khối cache) và phần offset (địa chỉ byte trong khối). Với 4 khối cache, ta cần 2 bit để xác định vị trí khối cache (index). Các bit còn lại, sau khi trừ đi offset, sẽ được dùng cho tag. Như vậy, đáp án A là chính xác vì 2 bit địa chỉ được dùng để xác định vị trí khối cache.

Câu 34:

Bộ nhớ cache được sử dụng để

Lời giải:

Đáp án đúng: A

Bộ nhớ cache là một loại bộ nhớ nhỏ, tốc độ cao, được sử dụng để lưu trữ các lệnh và dữ liệu mà CPU thường xuyên sử dụng. Mục đích là để giảm thời gian truy cập dữ liệu và cải thiện hiệu suất tổng thể của hệ thống. Khi CPU cần dữ liệu, nó sẽ kiểm tra bộ nhớ cache trước. Nếu dữ liệu có trong cache (cache hit), CPU có thể truy cập dữ liệu đó một cách nhanh chóng. Nếu dữ liệu không có trong cache (cache miss), CPU sẽ truy cập bộ nhớ chính (ví dụ: RAM) và sau đó có thể lưu trữ một bản sao của dữ liệu đó vào cache để sử dụng trong tương lai. Do đó, đáp án A là chính xác nhất. Các đáp án còn lại không đúng vì: B nói về chương trình có tần suất sử dụng cao (không nhất thiết thường xuyên được CPU sử dụng), C nói về chương trình quan trọng của hệ điều hành (không liên quan trực tiếp đến cache), và D nói về việc bổ sung dung lượng cho DRAM (cache không dùng để bổ sung dung lượng cho DRAM).

Câu 35:

Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật lý của ô nhớ cần truy nhập là

Lời giải:

Đáp án đúng: B

Trong cơ chế quản lý bộ nhớ phân trang, địa chỉ vật lý được tạo ra bằng cách kết hợp một phần của địa chỉ tuyến tính (offset) với địa chỉ khung trang vật lý (được lấy từ PTE - Page Table Entry). Trong trường hợp này:

- Địa chỉ tuyến tính (32 bit): 567A9541h
- Nội dung PTE: 56788123h

Giả sử PTE chứa địa chỉ khung trang vật lý ở các bit cao (ví dụ, 20 bit cao nhất), và offset trong địa chỉ tuyến tính (12 bit thấp nhất) được giữ nguyên.

Như vậy:
- Địa chỉ khung trang vật lý (từ PTE): 56788 (loại bỏ các bit flag ở cuối, ví dụ các bit present/accessed/dirty...)
- Offset (từ địa chỉ tuyến tính): 541h (giữ nguyên 12 bit thấp nhất).

Địa chỉ vật lý được tạo thành bằng cách thay thế phần địa chỉ trang (phần 'A95' trong 567A9541h) bằng địa chỉ khung trang vật lý (56788) và giữ nguyên offset (541h). Do đó, địa chỉ vật lý sẽ là 56788000h + 541h = 56788541h.

Vậy đáp án đúng là B.

Câu 36:

Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng

Lời giải: