Trong kiến trúc CPU intel 80286 chức năng tạo địa chỉ vật lý từ địa chỉ logic được thực hiện tại

Bus nối bộ xử lý (CPU) với bộ nhớ chính (RAM) thường là bus đồng bộ. Bus đồng bộ sử dụng một tín hiệu xung clock chung để đồng bộ hóa việc truyền dữ liệu giữa các thành phần. Điều này đảm bảo rằng dữ liệu được truyền và nhận đúng thời điểm, giúp hệ thống hoạt động ổn định và hiệu quả. Các loại bus khác như bus không đồng bộ, bus chất lượng cao, hay bus rẻ tiền không trực tiếp mô tả chức năng của bus nối CPU và bộ nhớ chính.

DDRAM là viết tắt của Double Data Rate Dynamic RAM. Đây là một loại bộ nhớ truy cập ngẫu nhiên động (DRAM) có tốc độ truyền dữ liệu gấp đôi so với DRAM thông thường.

Bộ giải mã địa chỉ 74LS138 là một IC giải mã 3 sang 8. Nó có 3 đầu vào địa chỉ (A, B, C) và 8 đầu ra (Y0 - Y7). Đầu vào cho phép (Enable inputs) thường được sử dụng để điều khiển hoạt động của IC, nhưng câu hỏi chỉ hỏi về số lượng đầu vào địa chỉ, nên đáp án đúng là 3.

Trong kiến trúc CPU 16-bit, đoạn ngăn xếp (stack segment) được quản lý bởi cặp thanh ghi SS:SP. Thanh ghi SS (Stack Segment) chứa địa chỉ cơ sở của đoạn ngăn xếp, còn thanh ghi SP (Stack Pointer) chứa offset từ địa chỉ cơ sở này, trỏ đến đỉnh của ngăn xếp. Khi thực hiện các thao tác như push (đẩy dữ liệu vào ngăn xếp) hoặc pop (lấy dữ liệu ra khỏi ngăn xếp), giá trị của SP sẽ tự động được điều chỉnh để duy trì tính toàn vẹn của ngăn xếp.

AX là thanh ghi 16-bit. AH và AL lần lượt là byte cao và byte thấp của AX.
AH = 12 (tức là 0C trong hệ thập lục phân)
AL = 13 (tức là 0D trong hệ thập lục phân)
Vậy AX = AH:AL = 0C0Dh