Trong CPU với 1 đường ống thực hiện lệnh theo 5 công đoạn thì khi áp dụng kỹ thuật đường ống

Với lệnh được thực hiện theo 5 giai đoạn và CPU có 2 đường ống thì theo kỹ thuật xử lý song song mức lệnh

Lời giải:

Đáp án đúng: C

Kỹ thuật xử lý song song mức lệnh (instruction-level parallelism) cho phép CPU thực hiện nhiều lệnh đồng thời. Với 2 đường ống (pipeline), CPU có thể thực hiện các giai đoạn khác nhau của 2 lệnh khác nhau trong cùng một chu kỳ máy. Đáp án B mô tả chính xác điều này. Các đáp án khác không đúng vì tốc độ xử lý không tăng lên 10 lần, và CPU không thực hiện 2 giai đoạn lệnh giống nhau của 2 lệnh trong cùng một chu kỳ máy.

Câu 27:

Trong cơ chế quản lý bộ nhớ trong chế độ thực ES : OFFSET trỏ tới

Lời giải:

Đáp án đúng: C

Trong cơ chế quản lý bộ nhớ ở chế độ thực (Real Mode) của hệ thống x86, các địa chỉ bộ nhớ được biểu diễn bằng cách sử dụng mô hình phân đoạn (segmentation). Địa chỉ logic bao gồm một segment selector và một offset.

- Segment Selector (ví dụ: ES, CS, DS, SS): Xác định một đoạn bộ nhớ cụ thể (ví dụ: đoạn mã, đoạn dữ liệu, đoạn ngăn xếp, hoặc một đoạn mở rộng).
- Offset: Chỉ ra vị trí tương đối (khoảng cách) của một byte cụ thể *trong* đoạn bộ nhớ được chỉ định bởi segment selector.

Trong câu hỏi này, `ES : OFFSET` có nghĩa là sử dụng segment selector `ES` (Extra Segment) và `OFFSET` để xác định một địa chỉ bộ nhớ. `ES` thường được sử dụng để trỏ đến một đoạn dữ liệu bổ sung. Do đó, `OFFSET` sẽ trỏ tới một ô nhớ *trong* đoạn dữ liệu mà `ES` đang chỉ.

Vì vậy, đáp án đúng là "Ô nhớ trong đoạn dữ liệu".

Câu 28:

Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào

Lời giải:

Đáp án đúng: D

Trong cơ chế quản lý bộ nhớ theo phân trang, để xác định địa chỉ vật lý của một ô nhớ, chúng ta cần một số thông tin quan trọng. Địa chỉ tuyến tính là điểm khởi đầu, nhưng nó cần được ánh xạ tới địa chỉ vật lý thực tế. Quá trình này được thực hiện thông qua các bảng trang (page table). Thanh ghi CR3 (hoặc tương đương trong các kiến trúc khác) chứa địa chỉ của thư mục trang gốc, từ đó hệ thống có thể duyệt qua các bảng trang để tìm ánh xạ giữa trang ảo và trang vật lý. Nội dung của CR3 là yếu tố then chốt để bắt đầu quá trình này. Vì vậy, đáp án chính xác là địa chỉ tuyến tính và nội dung của CR3.

Câu 29:

Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển bộ nhớ sẽ dùng

Lời giải:

Đáp án đúng: C

Cache có 8 khối, vậy cần 3 bit (2^3 = 8) để đánh địa chỉ khối (offset). Bus địa chỉ 32 bit, vậy số bit còn lại (32 - 3 = 29) dùng để xác định số hiệu thẻ (tag) của khối cache cần truy nhập.

Câu 30:

Trong hệ thống ngắt cứng ở chế độ ưu tiên cố định thì:

Lời giải:

Đáp án đúng: A

Trong hệ thống ngắt cứng với chế độ ưu tiên cố định, các mức ưu tiên được gán trước cho từng IRQ (Interrupt Request). IRQ0 thường được gán mức ưu tiên cao nhất, tiếp theo là IRQ1, IRQ2,... và cuối cùng là IRQ7 (có mức ưu tiên thấp nhất trong số các IRQ tiêu chuẩn). Điều này có nghĩa là nếu có nhiều ngắt xảy ra đồng thời, ngắt từ IRQ0 sẽ được xử lý trước.

Câu 17:

Đối với kiểu DMA trong suốt, phát biểu nào sau đây là sai:

Lời giải: