Quá trình tạo địa chỉ vật lý từ địa chỉ logic được thực hiện tịa đơn vị nào trong kiến trúc vi xử lý 16 bits:

Địa chỉ vật lý được tính bằng cách dịch địa chỉ đoạn (segment) sang trái 4 bit (tương đương nhân với 16 trong hệ thập phân) và cộng với địa chỉ offset. Trong trường hợp này, địa chỉ đoạn là 3ACF, khi dịch sang trái 4 bit ta được 3ACF0. Địa chỉ offset là 1000. Vậy địa chỉ vật lý là 3ACF0 + 1000 = 3BCF0.

Với chip nhớ SRAM, số đường địa chỉ (n) xác định số lượng ô nhớ có thể truy cập được, là 2^n. Mỗi ô nhớ có m bit dữ liệu. Do đó, dung lượng của chip là 2^n * m bit.

Module vào/ra (I/O module) là giao diện giữa bộ vi xử lý (BXL) và các thiết bị ngoại vi (TBNV). Chức năng chính của nó bao gồm trao đổi thông tin với BXL và TBNV, điều khiển và định thời gian, bộ đệm dữ liệu và phát hiện lỗi. Tuy nhiên, một module vào/ra có thể nối ghép với nhiều TBNV, không nhất thiết chỉ một. Do đó, phát biểu "Một Modul chỉ nối ghép được với một TBNV" là sai.

Hình vẽ cho thấy địa chỉ của toán hạng được lưu trữ trong một thanh ghi, và nội dung của thanh ghi này lại là địa chỉ của ô nhớ chứa dữ liệu cần thiết. Do đó, đây là mode địa chỉ gián tiếp qua thanh ghi.

Khối điều khiển (Control Unit - CU) trong CPU có chức năng chính là giải mã lệnh. Lệnh được nạp từ bộ nhớ vào thanh ghi lệnh (Instruction Register - IR), sau đó khối điều khiển sẽ giải mã lệnh này để biết CPU cần thực hiện thao tác gì. Các phương án khác không mô tả đúng chức năng của khối điều khiển:
- A: Khối điều khiển không tiếp nhận tín hiệu *từ* CPU đến, mà ngược lại, nó điều khiển các thành phần khác của CPU.
- B: Khối điều khiển có tiếp nhận tín hiệu từ các thiết bị ngoại vi (TBNV) thông qua bộ điều khiển ngắt (Interrupt Controller).
- C: Thanh ghi trạng thái (Status Register) chứa thông tin về trạng thái của CPU và kết quả của các phép toán, không phải là nơi chứa lệnh để khối điều khiển giải mã.