Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

Địa chỉ do bộ xử lý phát ra trong kỹ thuật ánh xạ trực tiếp được chia thành ba phần: Tag, Line (Index), và Offset (Word).

1. Xác định số bit cho Offset:
- Kích thước line là 8 byte. Vậy số bit cần thiết cho offset là log2(8) = 3 bit.

2. Xác định số bit cho Line (Index):
- Kích thước cache là 64KB = 2^16 bytes.
- Số lượng line trong cache là (kích thước cache) / (kích thước line) = 2^16 / 2^3 = 2^13 lines.
- Vậy số bit cần thiết cho index là log2(2^13) = 13 bit.

3. Xác định số bit cho Tag:
- Dung lượng bộ nhớ chính là 128MB = 2^27 bytes.
- Vậy địa chỉ bộ nhớ chính cần 27 bit.
- Số bit cho tag = (tổng số bit địa chỉ) - (số bit index) - (số bit offset) = 27 - 13 - 3 = 11 bit. (Đề bài có lẽ bị sai vì không có đáp án nào đúng).

Tuy nhiên, nếu chúng ta xem xét các đáp án đã cho và giả sử có một sai sót nhỏ trong đề bài, ta có thể phân tích như sau. Đáp án gần đúng nhất có thể là (D) 14 + 10 + 3 với cách tính khác:

1. Offset: 3 bits (đúng như trên).
2. Index: Nếu Index là 10 bit, thì số dòng trong Cache là 2^10 = 1024 dòng. Mà mỗi dòng 8 bytes, suy ra kích thước Cache là 1024 * 8 = 8192 bytes = 8KB. Điều này mâu thuẫn với đề bài là 64KB.
3. Tag: Nếu bộ nhớ chính là 128MB = 2^27 bytes, địa chỉ cần 27 bit. Suy ra Tag = 27 - 10 - 3 = 14 bits.
Vậy đáp án D: 14 + 10 + 3 có thể đúng nếu cache chỉ có 8KB. Do đó, với dữ kiện đề bài, không có đáp án chính xác, tuy nhiên đáp án D có thể đúng trong một số trường hợp đặc biệt nếu kích thước cache bị sai lệch.
Vì không có đáp án chính xác, tôi sẽ chọn một đáp án gần đúng nhất dựa trên phân tích trên, tuy nhiên cần lưu ý rằng đề bài có thể có sai sót.

Hình vẽ mô tả cách kết nối hai IC SRAM có dung lượng 4K x 4 bit để tạo thành một module nhớ có dung lượng 4K x 8 bit. Mỗi IC cung cấp 4 bit dữ liệu, và khi kết hợp lại, chúng cung cấp 8 bit dữ liệu cho cùng một địa chỉ.

Hệ thống nhớ máy tính, xét về chức năng, bao gồm các thành phần lưu trữ dữ liệu và chương trình để CPU có thể truy cập và xử lý. Các thành phần này có thể phân loại theo tốc độ truy cập và vai trò khác nhau.

* Thanh ghi: Bộ nhớ tốc độ cao nằm trong CPU, dùng để lưu trữ dữ liệu và địa chỉ đang được xử lý.
* Bộ nhớ trong (RAM): Bộ nhớ chính của máy tính, lưu trữ dữ liệu và chương trình đang chạy. Có tốc độ truy cập nhanh.
* Bộ nhớ ngoài: Lưu trữ dữ liệu lâu dài, không trực tiếp tham gia vào quá trình xử lý của CPU. Ví dụ: ổ cứng, SSD, USB, thẻ nhớ.

Các lựa chọn khác không đúng vì:

* A: "Bên trong bộ xử lý, RAM, đĩa từ": Đĩa từ là bộ nhớ ngoài, nhưng "bên trong bộ xử lý" không bao quát hết các thanh ghi.
* B: "Các thanh ghi, bộ nhớ trong, CD-ROM": CD-ROM là bộ nhớ ngoài nhưng chỉ đọc (read-only).
* C: "Các thanh ghi, ROM, băng từ": ROM (Read-Only Memory) là bộ nhớ chỉ đọc, băng từ là bộ nhớ ngoài có tốc độ truy cập chậm.

Do đó, đáp án D là chính xác nhất, bao gồm các thanh ghi (trong CPU), bộ nhớ trong (RAM) và bộ nhớ ngoài (ổ cứng, SSD...).

Trong quá trình nhận lệnh của CPU, thứ tự thực hiện đúng là: Đầu tiên, bộ đếm chương trình (Program Counter - PC) chỉ đến địa chỉ của lệnh tiếp theo trong bộ nhớ. Địa chỉ này được sử dụng để truy xuất lệnh từ bộ nhớ. Lệnh sau đó được nạp vào thanh ghi lệnh (Instruction Register - IR) để giải mã và thực thi.

Vì vậy, đáp án A là đúng: Bộ đếm chương trình -> Bộ nhớ -> thanh ghi lệnh.

Tín hiệu IOR (Input/Output Read) là tín hiệu điều khiển đọc dữ liệu từ một cổng vào/ra (I/O port) do CPU phát ra. Do đó, các phát biểu A, B, C đều đúng. Phát biểu D sai vì IOR điều khiển truy nhập cổng vào/ra, không phải truy nhập CPU.