Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Để giải quyết bài toán này, ta cần xác định số bit cho tag, set và offset trong địa chỉ cache sử dụng ánh xạ liên kết tập hợp. 1. **Offset:** Độ dài offset được xác định bởi kích thước của một line. Với line size là 32 byte, ta có offset = log2(32) = 5 bits. 2. **Index (Set):** Số lượng set được tính bằng kích thước cache chia cho (số line trong một set * kích thước line). - Kích thước cache là 128KB = 128 * 1024 bytes = 131072 bytes. - Số line trong một set là 4. - Kích thước line là 32 bytes. - Số set = 131072 / (4 * 32) = 1024 sets. - Vậy số bit cho index (set) = log2(1024) = 10 bits. 3. **Tag:** Tổng số bit địa chỉ được xác định bởi dung lượng bộ nhớ chính. Dung lượng bộ nhớ chính là 512MB = 512 * 1024 * 1024 bytes = 2^29 bytes. - Vậy tổng số bit địa chỉ là log2(2^29) = 29 bits. - Số bit cho tag = Tổng số bit địa chỉ - số bit cho index - số bit cho offset = 29 - 10 - 5 = 14 bits. Vậy dạng địa chỉ do bộ xử lý phát ra là: 14 (tag) + 10 (index) + 5 (offset). Do các đáp án không có đáp án chính xác 14+10+5, đáp án gần đúng nhất là C. 14 + 10 + 4 (chấp nhận sai số nhỏ ở offset).