Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Để giải bài toán này, ta cần xác định số bit cho tag, index và offset trong địa chỉ truy cập cache sử dụng kỹ thuật ánh xạ liên kết tập hợp. 1. **Offset:** - Độ dài ngăn nhớ (word size) là 4 byte. => offset = log2(4) = 2 bits - Line size là 128 byte => offset = log2(128) = 7 bits. 2. **Index:** - Cache size là 128KB = 2^17 bytes. - Số line trong cache = 128KB / 128 byte/line = 2^17 / 2^7 = 2^10 lines. - Set size là 8 line = 2^3 line/set. - Số set trong cache = Tổng số line / Số line mỗi set = 2^10 / 2^3 = 2^7 sets. - Vậy index = log2(số set) = log2(2^7) = 7 bits. 3. **Tag:** - Dung lượng bộ nhớ chính là 256MB = 2^28 bytes. Do đó, địa chỉ bộ nhớ chính cần 28 bits. - Tag = Địa chỉ bộ nhớ chính - Index - Offset = 28 - 7 -7 = 14 bits. Vậy dạng địa chỉ là 14 (tag) + 7 (index) + 7 (offset). Do đó đáp án đúng là 14 + 7 + 7